Like CPL, LEAP6[Yano96]builds logic

Like CPL, LEAP
6
[Yano96]
builds logic networks using only fast nMOS transistors, as shown in Figure 9.47. It is a
single-ended logic family in that the complementary network is not required, thus saving
area and power. The output is buffered with an inverter, which can be LO-skewed to favor
the asymmetric response of an nMOS transistor. The nMOS network only pulls up to
VDD– Vt
so a pMOS feedback transistor is necessary to pull the internal node fully high,
avoiding power consumption in the output inverter. The pMOS width is a trade-off
between fighting falling transitions and assisting the last part of a rising transition; it generally should be quite weak and the circuit will fail if it is too strong. LEAP can be a good
way to build wide 1-of-Nhot multiplexers with many of the advantages of pseudo-nMOS
but without the static power consumption. It was originally proposed for use in a pass
transistor logic synthesis system because the cells are compact.
Unlike most circuit families that can operate down to VDDvmax(Vtn
, |Vtp
|), LEAP is
limited to operating at VDDv2Vtbecause the inverter must flip even when receiving an
input degraded by a threshold voltage.

Kết quả (Việt) 1:

Như CPL, bước nhảy VỌT6[Yano96]xây dựng mạng lưới logic sử dụng chỉ nhanh nMOS bóng bán dẫn, như minh hoạ trong hình 9.47. Nó là mộtkết thúc duy nhất logic gia đình trong đó mạng bổ sung là không cần thiết, do đó tiết kiệmkhu vực và quyền lực. Đầu ra đệm với một biến tần, mà có thể được LO sai lệch để ưu tiênCác phản ứng không đối xứng của một bóng bán dẫn nMOS. NMOS mạng chỉ kéo lên đếnVDD-VtVì vậy, một bóng bán dẫn thông tin phản hồi pMOS là cần thiết để kéo nút nội bộ đầy đủ cao,tránh tiêu thụ điện năng ở các biến tần đầu ra. Chiều rộng pMOS là một thương mại-offgiữa chiến đấu giảm quá trình chuyển đổi và hỗ trợ phần cuối của một quá trình chuyển đổi tăng; nó nói chung nên khá yếu và mạch sẽ không thành công nếu nó là quá mạnh. NHUẬN có thể là tốtcách để xây dựng nhiều 1-của-Nhot multiplexers với nhiều người trong số những lợi thế của pseudo-nMOSnhưng mà không có tĩnh điện năng tiêu thụ. Nó được ban đầu được đề nghị để sử dụng trong một passtransistor logic tổng hợp hệ thống bởi vì các tế bào là nhỏ gọn.Không giống như hầu hết các gia đình mạch có thể hoạt động xuống VDDvmax (Vtn, |VTP|), Là bước nhảy VỌTgiới hạn đối với hoạt động ở VDDv2Vtbecause các biến tần phải lật ngay cả khi nhận được mộtđầu vào suy thoái bởi một điện áp ngưỡng.

Kết quả (Việt) 2:

Giống như CPL, LEAP
6
[Yano96]
xây dựng mạng lưới lý chỉ sử dụng nhanh nMOS bóng bán dẫn, như thể hiện trong hình 9.47. Đó là một
gia đình lý single-end trong đó các mạng bổ sung là không cần thiết, do đó tiết kiệm
diện tích và năng lượng. Kết quả này được đệm với một biến tần, có thể là LO-nghiêng ủng hộ
các phản ứng bất đối xứng của một transistor nMOS. Các mạng nMOS chỉ kéo lên để
VDD- Vt
nên một pMOS phản hồi transistor là cần thiết để kéo các nút nội bộ hoàn toàn cao,
tránh tiêu thụ điện năng trong các biến tần đầu ra. Chiều rộng pMOS là một thương mại-off
giữa việc chiến đấu và hỗ trợ chuyển xuống phần cuối cùng của một quá trình chuyển đổi tăng; nó nói chung nên được khá yếu và mạch sẽ thất bại nếu nó là quá mạnh. LEAP có thể là tốt
cách để xây dựng rộng 1-of-nhot ghép kênh với nhiều ưu điểm của pseudo-nMOS
nhưng không có điện năng tiêu thụ tĩnh. Ban đầu nó đã được đề xuất để sử dụng trong một pha chuyền
bóng bán dẫn hệ thống tổng hợp logic vì các tế bào rất nhỏ gọn.
Không giống như hầu hết các gia đình mà mạch có thể hoạt động xuống VDDvmax (VTN
, | VTP
|), LEAP là
hạn chế để hoạt động ở VDDv2Vtbecause biến tần phải lật ngay cả khi nhận được một
đầu vào thoái hóa bằng một điện áp ngưỡng.