Harvard architecture has separate d

Harvard architecture has separate data and instruction busses, allowing transfers to be performed simultaneously on both busses. A von Neumann architecture has only one bus which is used for both data transfers and instruction fetches, and therefore data transfers and instruction fetches must be scheduled - they can not be performed at the same time.
It is possible to have two separate memory systems for a Harvard architecture. As long as data and instructions can be fed in at the same time, then it doesn't matter whether it comes from a cache or memory. But there are problems with this. Compilers generally embed data (literal pools) within the code, and it is often also necessary to be able to write to the instruction memory space, for example in the case of self modifying code, or, if an ARM debugger is used, to set software breakpoints in memory. If there are two completely separate, isolated memory systems, this is not possible. There must be some kind of bridge between the memory systems to allow this.
Using a simple, unified memory system together with a Harvard architecture is highly inefficient. Unless it is possible to feed data into both busses at the same time, it might be better to use a von Neumann architecture processor.
Use of caches
At higher clock speeds, caches are useful as the memory speed is proportionally slower. Harvard architectures tend to be targeted at higher performance systems, and so caches are nearly always used in such systems.
Von Neumann architectures usually have a single unified cache, which stores both instructions and data. The proportion of each in the cache is variable, which may be a good thing. It would in principle be possible to have separate instruction and data caches, storing data and instructions separately. This probably would not be very useful as it would only be possible to ever access one cache at a time.
Caches for Harvard architectures are very useful. Such a system would have separate caches for each bus. Trying to use a shared cache on a Harvard architecture would be very inefficient since then only one bus can be fed at a time. Having two caches means it is possible to feed both buses simultaneously....exactly what is necessary for a Harvard architecture.
This also allows to have a very simple unified memory system, using the same address space for both instructions and data. This gets around the problem of literal pools and self modifying code. What it does mean, however, is that when starting with empty caches, it is necessary to fetch instructions and data from the single memory system, at the same time. Obviously, two memory accesses are needed therefore before the core has all the data needed. This performance will be no better than a von Neumann architecture. However, as the caches fill up, it is much more likely that the instruction or data value has already been cached, and so only one of the two has to be fetched from memory. The other can be supplied directly from the cache with no additional delay. The best performance is achieved when both instructions and data are supplied by the caches, with no need to access external memory at all.
This is the most sensible compromise and the architecture used by ARMs Harvard processor cores. Two separate memory systems can perform better, but would be difficult to implement.

Kết quả (Việt) 1:

Kiến trúc Harvard có dữ liệu riêng biệt và xe bus hướng dẫn, cho phép chuyển tiền được thực hiện đồng thời trên cả hai xe bus. Một von Neumann kiến trúc đã chỉ có một xe buýt được sử dụng để truyền dữ liệu và chỉ dẫn fetches, và do đó chuyển giao các dữ liệu và hướng dẫn tải phải được lên kế hoạch - họ có thể không được thực hiện cùng một lúc.Nó có thể có hai hệ thống riêng biệt bộ nhớ cho một kiến trúc Harvard. Miễn là dữ liệu và hướng dẫn có thể được cho ăn trong cùng một lúc, sau đó nó không quan trọng cho dù nó đến từ một bộ nhớ cache hay bộ nhớ. Nhưng có vấn đề với điều này. Trình biên dịch thường nhúng dữ liệu (chữ hồ) trong mã, và nó cũng thường cần thiết để có thể viết thư cho các không gian bộ nhớ chỉ dẫn, ví dụ trong trường hợp tự sửa đổi mã, hoặc nếu một trình gỡ lỗi cánh tay được sử dụng để thiết lập điểm ngắt phần mềm trong bộ nhớ. Nếu có hai hoàn toàn tách biệt, cô lập bộ nhớ hệ thống, điều này là không thể. Phải có một số loại cây cầu giữa các bộ nhớ hệ thống để cho phép này.Sử dụng một đơn giản, thống nhất bộ nhớ hệ thống cùng với một kiến trúc Harvard là rất kém hiệu quả. Trừ phi có thể nguồn cấp dữ liệu dữ liệu vào xe bus cả hai cùng một lúc, nó có thể là tốt hơn để sử dụng một bộ xử lý kiến trúc von Neumann.Sử dụng cacheTại cao đồng hồ tốc độ, lưu trữ có ích như tốc độ bộ nhớ là tỷ lệ chậm hơn. Kiến trúc Harvard có xu hướng được nhắm mục tiêu vào hệ thống hiệu suất cao hơn, và để lưu trữ gần như luôn luôn được sử dụng trong hệ thống như vậy.Kiến trúc von Neumann thường có một bộ nhớ cache thống nhất duy nhất, mà các cửa hàng dữ liệu và hướng dẫn. Tỷ lệ của mỗi bộ nhớ cache là biến, có thể là một điều tốt. Nó sẽ về nguyên tắc có thể có lưu trữ riêng biệt chỉ dẫn và dữ liệu, lưu trữ dữ liệu và hướng dẫn một cách riêng biệt. Điều này có lẽ sẽ không rất hữu ích vì nó sẽ chỉ có thể bao giờ truy cập vào bộ nhớ cache một lúc một thời gian.Lưu trữ cho kiến trúc Harvard rất hữu ích. Như một hệ thống đã có thể lưu trữ riêng biệt cho mỗi xe buýt. Cố gắng sử dụng một bộ nhớ cache được chia sẻ trên một Harvard kiến trúc sẽ rất kém hiệu quả kể từ sau đó chỉ có một xe buýt có thể được cho ăn tại một thời điểm. Có hai phương tiện lưu trữ có thể ăn cả hai xe buýt cùng một lúc... chính xác những gì là cần thiết cho một kiến trúc Harvard.Điều này cũng cho phép để có một hệ thống thống nhất nhớ rất đơn giản, bằng cách sử dụng cùng một địa chỉ không gian cho dữ liệu và hướng dẫn. Điều này được xung quanh các vấn đề về chữ Hồ bơi và tự sửa lại mã. Những gì nó có nghĩa là, Tuy nhiên, khi bắt đầu với cache rỗng, nó là cần thiết để lấy hướng dẫn và dữ liệu từ hệ thống duy nhất bộ nhớ cùng một lúc. Rõ ràng, hai bộ nhớ truy cập là cần thiết do đó trước khi cốt lõi có tất cả các dữ liệu cần thiết. Vai diễn này sẽ không tốt hơn so với một kiến trúc von Neumann. Tuy nhiên, như các cache điền lên, nó là rất có khả năng rằng các hướng dẫn hoặc các dữ liệu giá trị có đã được lưu trữ, và như vậy chỉ có một trong hai đã được lấy từ bộ nhớ. Khác có thể được cung cấp trực tiếp từ bộ nhớ cache với không có sự chậm trễ thêm. Thực hiện tốt nhất đạt được khi dữ liệu và hướng dẫn được cung cấp bởi các lưu trữ, không cần phải truy cập vào bộ nhớ ngoài ở tất cả.Đây là thỏa hiệp hợp lý nhất và kiến trúc được sử dụng bởi cánh tay Harvard lõi bộ xử lý. Hai riêng bộ nhớ hệ thống có thể hoạt động tốt hơn, nhưng sẽ là khó khăn để thực hiện.

Kết quả (Việt) 2:

Kiến trúc Harvard có dữ liệu riêng biệt và xe bus hướng dẫn, cho phép chuyển nhượng được thực hiện đồng thời trên cả hai xe bus. Một kiến trúc von Neumann chỉ có một xe buýt được sử dụng cho cả việc truyền dữ liệu và hướng dẫn lấy về, và do đó chuyển dữ liệu và hướng dẫn lấy về phải được lên kế hoạch - họ không thể thực hiện cùng một lúc.
Có thể có hai hệ thống bộ nhớ riêng biệt cho một kiến trúc Harvard. Miễn là dữ liệu và hướng dẫn có thể được nuôi trong cùng một lúc, sau đó nó không quan trọng cho dù nó đến từ một bộ nhớ cache hay bộ nhớ. Nhưng có một vấn đề với điều này. Trình biên dịch thường nhúng dữ liệu (hồ đen) trong mã, và nó thường cũng cần thiết để có thể viết thư cho bộ nhớ không gian hướng dẫn, ví dụ như trong trường hợp của mã tự sửa chữa, hoặc, nếu một trình gỡ lỗi ARM được sử dụng để thiết lập phần mềm breakpoint trong bộ nhớ. Nếu có hai, hệ thống bộ nhớ bị cô lập hoàn toàn riêng biệt, điều này là không thể. Có phải là một số loại cầu nối giữa các hệ thống bộ nhớ cho phép điều này.
Sử dụng một hệ thống bộ nhớ đơn giản, thống nhất cùng với một kiến trúc Harvard là rất không hiệu quả. Trừ khi nó có thể cung cấp dữ liệu vào cả hai bus cùng một lúc, nó có thể là tốt hơn để sử dụng một bộ xử lý kiến trúc von Neumann.
Sử dụng cache
Ở tốc độ xung nhịp cao hơn, cache là hữu ích như tốc độ bộ nhớ là tương ứng chậm hơn. Kiến trúc Harvard có xu hướng nhắm vào các hệ thống hiệu suất cao hơn, và do đó lưu trữ gần như luôn luôn được sử dụng trong hệ thống như vậy.
Von Neumann kiến trúc thường có một bộ nhớ cache thống nhất, trong đó lưu trữ tất cả các hướng dẫn và dữ liệu. Tỷ lệ của mỗi trong bộ nhớ cache là biến, đó có thể là một điều tốt. Nó sẽ về nguyên tắc có thể có hướng dẫn và dữ liệu lưu trữ riêng biệt, lưu trữ dữ liệu và hướng dẫn riêng. Điều này có lẽ sẽ không phải là rất hữu ích vì nó sẽ chỉ có thể đến bao giờ truy cập vào một bộ nhớ cache tại một thời điểm.
Caches cho các kiến trúc Harvard là rất hữu ích. Một hệ thống như vậy sẽ có cache riêng biệt cho mỗi xe buýt. Cố gắng sử dụng một bộ nhớ cache được chia sẻ trên một kiến trúc Harvard sẽ rất kém hiệu quả kể từ đó chỉ có một xe buýt có thể được cho ăn một lần. Có hai cache có nghĩa là nó có thể cấp cho cả xe buýt cùng một lúc .... chính xác những gì là cần thiết cho một kiến trúc Harvard.
Điều này cũng cho phép để có một hệ thống bộ nhớ thống nhất rất đơn giản, sử dụng không gian địa chỉ chung cho cả hai lệnh và dữ liệu. Điều này được xung quanh vấn đề của hồ đen và mã tự sửa đổi. Những gì nó có nghĩa là, tuy nhiên, đó là khi bắt đầu với bộ đệm rỗng, nó là cần thiết để lấy lệnh và dữ liệu từ bộ nhớ hệ thống duy nhất, cùng một lúc. Rõ ràng, hai truy cập bộ nhớ là cần thiết do đó trước khi các lõi có tất cả các dữ liệu cần thiết. Hiệu suất này sẽ không tốt hơn so với một kiến trúc von Neumann. Tuy nhiên, như các cache điền vào, nó là nhiều khả năng hơn là chỉ lệnh hoặc giá trị dữ liệu đã được lưu trữ, và như vậy chỉ có một trong hai phải được lấy từ bộ nhớ. Người kia có thể được cung cấp trực tiếp từ bộ nhớ cache không có sự chậm trễ thêm. Hiệu quả tốt nhất đạt được khi cả hướng dẫn và dữ liệu được cung cấp bởi các cache, mà không cần phải truy cập vào bộ nhớ bên ngoài cả.
Đây là sự thỏa hiệp hợp lý nhất và kiến trúc được sử dụng bởi ARM Harvard nhân xử lý. Hai hệ thống bộ nhớ riêng biệt có thể thực hiện tốt hơn, nhưng sẽ rất khó để thực hiện.