We use a simplified version of the

We use a simplified version of the heuristic ordering in [KM92a] based on topological
sorting of the vertices in the acyclic flow graphs. This sorting is performed based on
a vertex elimination scheme that repetitively selects a zero in-degree vertex (i.e., a root
vertex) and outputs it. The following procedurelinearize outlines the algorithm. The
input to the algorithm is a constraint graph model consisting of forward and backward
edges as defined in Section 4.2 of Chapter 4. Recall, a backward edge represents a
maximum delay constraint between the initiation times of two operations, whereas a
forward edge represents a minimum delay constraint between the operation initiation
times. By default, a non-zero operation delay leads to a minimum delay constraint
between the operation and its immediate successors.

Kết quả (Việt) 2:

Chúng tôi sử dụng một phiên bản đơn giản của việc đặt hàng Heuristic trong [KM92a] dựa trên topo
phân loại của các đỉnh trong đồ thị lưu lượng mạch hở. Phân loại này được thực hiện dựa trên
một chương trình loại bỏ đỉnh đó lặp đi lặp lại chọn một số không trong độ đỉnh (tức là, một gốc
đỉnh) và đầu ra nó. Các procedurelinearize sau vạch ra được thuật toán. Các
đầu vào cho thuật toán là một mô hình đồ thị constraint gồm phía trước và phía sau
cạnh như quy định tại mục 4.2 của Chương 4. Nhớ lại, một cạnh ngược đại diện cho một
chế tối đa sự chậm trễ giữa các lần khởi của hai hoạt động, trong khi đó một
cạnh phía đại diện tối thiểu trì hoãn ràng buộc giữa việc bắt đầu hoạt động
lần. Theo mặc định, một số không hoạt động không chậm trễ dẫn đến một hạn chế sự chậm trễ tối thiểu
giữa các hoạt động và kế thừa của nó ngay lập tức.