The number of access cycles to I/O

The number of access cycles to I/O registers is obtained by following equation.*
Number of access cycles to I/O registers = Number of bus cycles for internal main bus 1 +
Number of divided cycles for clock synchronization +
Number of bus cycles for internal peripheral buses 1, 2, 4, and 6
The number of bus cycles for internal peripheral buses 1, 2, 4, and 6 differs according to the register to be accessed. For
the number of access cycles to each I/O register, see Table 5.1, List of I/O Registers.
When peripheral functions connected to internal peripheral bus 6 are accessed, the number of divided cycles for clock
synchronization is added.
Although the number of divided cycles for clock synchronization differs depending on the number of frequency ratio
between ICLK and PCLK or bus access timing, the sum of the number of bus cycles for internal main bus 1 and the
number of divided cycles for clock synchronization will be one PCLK at a maximum. Therefore, one PCLK is added to
the number of access cycles shown in Table 5.1.
Note: • This applies to the number of cycles when the access from the CPU does not conflict with the instruction fetching
to the external memory or bus access from the different bus master (DTC)

Kết quả (Việt) 1:

Số lượng truy cập chu kỳ để thanh ghi I/O thu được bằng phương trình sau đây. *
số lượng truy cập chu kỳ để thanh ghi I/O = số chu kỳ xe buýt cho xe buýt chính nội bộ 1
số lượng các chu kỳ chia cho đồng bộ hóa đồng hồ
số lượng xe buýt chu kỳ cho bên trong xe buýt ngoại vi 1, 2, 4 và 6
số xe buýt chu kỳ cho xe buýt ngoại vi nội bộ 12, 4, và 6 khác nhau theo các đăng ký để được truy cập. Cho
số lượng truy cập chu kỳ mỗi đăng ký I/O, xem bảng 5.1, danh sách của i/o đăng ký.
khi ngoại vi chức năng kết nối với xe buýt ngoại vi nội bộ 6 được truy cập, số lượng chia chu kỳ cho đồng hồ
đồng bộ hóa được thêm vào.
Mặc dù số lượng chia chu kỳ cho đồng bộ hóa đồng hồ khác nhau tùy thuộc vào số lượng tần số tỷ lệ
giữa ICLK và PCLK hoặc xe buýt truy cập thời gian, tổng số xe buýt chu kỳ cho xe buýt chính nội bộ 1 và
số chu kỳ chia cho đồng bộ hóa đồng hồ sẽ là một PCLK tối đa. Do đó, một PCLK được thêm vào
số lượng truy cập chu kỳ hiển thị trong bảng 5.1.
ghi chú: • Điều này áp dụng cho số lượng các chu kỳ khi truy cập từ CPU không xung đột với các hướng dẫn tải
bên ngoài bộ nhớ hoặc xe buýt truy cập từ Thạc sĩ khác nhau xe buýt (DTC)

Kết quả (Việt) 2:

Số chu kỳ truy cập vào I / O đăng ký thu được bằng phương trình sau đây. *
Số chu kỳ truy cập vào I / O đăng ký = Số chu kỳ xe buýt nội bộ xe buýt chính 1 +
Số chu kỳ chia cho đồng bộ hóa đồng hồ +
Số chu kỳ xe buýt xe buýt nội ngoại vi 1, 2, 4, 6 và
số chu kỳ xe buýt cho xe buýt nội ngoại vi 1, 2, 4 và 6 có khác nhau theo đăng ký để được truy cập. Đối với
số chu kỳ truy cập vào mỗi I / O đăng ký, xem bảng 5.1, Danh sách I / O Đăng ký.
Khi chức năng ngoại vi kết nối với thiết bị ngoại vi bên trong xe buýt 6 được truy cập, số lượng các chu kỳ chia cho đồng hồ
đồng bộ hóa được thêm vào.
Mặc dù số lượng chu kỳ chia cho đồng bộ hóa đồng hồ khác nhau tùy theo số lượng tỷ lệ tần số
giữa ICLK và PCLK hoặc xe buýt thời gian truy cập, tổng số chu kỳ xe buýt nội bộ xe buýt chính 1 và
số chu kỳ chia cho đồng bộ hóa đồng hồ sẽ là một PCLK tại tối đa. Do đó, một PCLK được thêm vào
số lần truy cập thể hiện trong Bảng 5.1.
Lưu ý: • Điều này áp dụng cho số chu kỳ khi truy cập từ CPU không xung đột với các hướng dẫn lấy
vào bộ nhớ hoặc xe buýt truy cập từ bên ngoài khác nhau bus (DTC)