Power-down is synchronously entered

Power-down is synchronously entered when CKE is registered LOW (along with Nop or Deselect command). CKE is
not allowed to go LOW while mode register or extended mode register command time, or read or write operation is in
progress. CKE is allowed to go LOW while any of other operations such as row activation, precharge or
autoprecharge, or auto-refresh is in progress, but power-down IDD spec will not be applied until finishing those
operations. Timing diagrams are shown in the following pages with details for entry into power down.
The DLL should be in a locked state when power-down is entered. Otherwise DLL should be reset after exiting
power-down mode for proper read operation. DRAM design guarantees all AC and DC timing & voltage
specifications as well as proper DLL operation with any CKE intensive operations as long as DRAM controller
complies with DRAM specifications. Figures 61 and 62 show two examples of CKE intensive applications.
If power-down occurs when all banks are idle, this mode is referred to as precharge power-down; if power-down
occurs when there is a row active in any bank, this mode is referred to as active power-down. Entering power-down
deactivates the input and output buffers, excluding CK, CK, ODT and CKE. Also the DLL is disabled upon entering
precharge power-down or slow exit active power-down, but the DLL is kept enabled during fast exit active powerdown. In power-down mode, CKE LOW and a stable clock signal must be maintained at the inputs of the DDR2
SDRAM, and ODT should be in a valid state but all other input signals are “Don’t Care”. CKE LOW must be
maintained until tCKE has been satisfied. Maximum power-down duration is limited by the refresh requirements of
the device, which allows a maximum of 9 x tREFI if maximum posting of REF is utilized immediately before
entering power down.

Kết quả (Việt) 1:

Sức mạnh xuống đồng bộ được nhập khi CKE đăng ký thấp (cùng với Nop hay Deselect lệnh). CKE làkhông được phép đi thấp trong khi chế độ đăng ký hoặc đăng ký mở rộng chế độ lệnh thời, hoặc đọc hoặc ghi hoạt động trongsự tiến bộ. CKE được cho phép để đi thấp trong khi bất kỳ của các hoạt động khác như hàng kích hoạt, precharge hoặcautoprecharge, hoặc tự động làm mới tiến hành, nhưng sức mạnh xuống IDD spec sẽ không được áp dụng cho đến khi kết thúc nhữnghoạt động. Thời gian biểu đồ được thể hiện trong các trang sau đây với các chi tiết cho mục nhập thành sức mạnh xuống.DLL nên ở trong trạng thái bị khóa khi điện xuống được nhập vào. Nếu không cài lại DLL sau khi thoát khỏiquyền lực xuống các chế độ cho các hoạt động đọc không đúng. DRAM thiết kế đảm bảo tất cả các thời gian AC và DC & điện ápthông số kỹ thuật cũng như các hoạt động DLL không đúng với bất kỳ hoạt động chuyên sâu CKE miễn là bộ điều khiển DRAMtuân thủ thông số kỹ thuật DRAM. Con số 61 và 62 Hiển thị hai ví dụ về ứng dụng chuyên sâu của CKE.Nếu sức mạnh xuống xảy ra khi tất cả các ngân hàng là nhàn rỗi, chế độ này được gọi là precharge điện xuống; nếu sức mạnh xuốngxảy ra khi có một hàng hoạt động trong bất kỳ ngân hàng, chế độ này được gọi là hoạt động năng lượng xuống. Nhập điện xuốngdeactivates bộ đệm đầu vào và đầu ra, ngoại trừ CK, CK, ODT và CKE. Cũng DLL bị vô hiệu hóa khi vàoprecharge điện xuống hoặc chậm thoát xuống điện hoạt động, nhưng DLL giữ được kích hoạt trong thời gian nhanh chóng thoát khỏi hoạt động powerdown. Trong chế độ quyền lực xuống, CKE thấp và một tín hiệu ổn định đồng hồ phải được duy trì tại các đầu vào của DDR2SDRAM và ODT phải ở trong một nhà nước hợp lệ, nhưng tất cả các tín hiệu đầu vào là "Không quan tâm". CKE thấp phảiduy trì cho đến khi tCKE đã được hài lòng. Thời gian xuống sức mạnh tối đa được giới hạn bởi các yêu cầu làm mới củathiết bị cho phép tối đa là 9 x tREFI nếu tối đa đăng tải REF được sử dụng ngay lập tức trước khibước vào quyền lực xuống.

Kết quả (Việt) 2:

Power-down được nhập đồng bộ khi CKE được đăng ký LOW (cùng với Nop hoặc Bỏ chọn lệnh). CKE là
không được phép đi LOW trong khi chế độ đăng ký hoặc gia hạn thời gian lệnh chế độ đăng ký, hoặc đọc hoặc viết hoạt động là trong
tiến trình. CKE được phép đi LOW trong khi bất kỳ hoạt động khác như kích hoạt hàng, precharge hoặc
autoprecharge, hoặc tự động làm mới trong tiến trình, nhưng sức mạnh xuống IDD spec sẽ không được áp dụng cho đến khi kết thúc những
hoạt động. Thời gian sơ đồ được hiển thị trong các trang sau đây với các chi tiết để vào cửa điện.
Các DLL phải ở trong một trạng thái bị khóa khi điện xuống được nhập vào. Nếu không DLL nên được thiết lập lại sau khi thoát khỏi
chế độ điện xuống cho hoạt động đọc thích hợp. DRAM thiết kế đảm bảo tất cả các thời gian và điện áp AC và DC
thông số kỹ thuật cũng như các hoạt động DLL thích hợp với bất kỳ hoạt động chuyên sâu CKE miễn là DRAM điều khiển
phù hợp với thông số kỹ thuật DRAM. Hình 61 và 62 cho thấy hai ví dụ của CKE ứng dụng chuyên sâu.
Nếu điện xuống xảy ra khi tất cả các ngân hàng đang nhàn rỗi, chế độ này được gọi là precharge điện xuống; nếu điện xuống
xảy ra khi có một hàng hoạt động trong bất kỳ ngân hàng, chế độ này được gọi là hoạt động điện xuống. Bước vào điện xuống
tắt chức năng đầu vào và đầu ra bộ đệm, trừ CK, CK, ODT và CKE. Ngoài ra các DLL bị vô hiệu hóa khi vào
precharge điện xuống, xuất cảnh chậm hoạt động điện xuống, nhưng các DLL được giữ kích hoạt trong khi xuất cảnh nhanh POWERDOWN hoạt động. Trong chế độ năng lượng xuống, CKE LOW và một tín hiệu đồng hồ ổn định phải được duy trì ở các đầu vào của DDR2
SDRAM, và ODT phải ở trong một nhà nước hợp lệ nhưng tất cả các tín hiệu đầu vào khác được "Do not Care". CKE LOW phải được
duy trì cho đến tCKE đã được hài lòng. Thời gian điện xuống tối đa được giới hạn bởi các yêu cầu làm mới của
các thiết bị, cho phép tối đa là 9 x tREFI nếu đăng tải tối đa REF được sử dụng ngay lập tức trước khi
bước vào điện xuống.