Bit 2 TRA: Transmitter/receiver0: D

Bit 2 TRA: Transmitter/receiver
0: Data bytes received
1: Data bytes transmitted
This bit is set depending on the R/W bit of the address byte, at the end of total address
phase.
It is also cleared by hardware after detection of Stop condition (STOPF=1), repeated Start
condition, loss of bus arbitration (ARLO=1), or when PE=0.
Bit 1 BUSY: Bus busy
0: No communication on the bus
1: Communication ongoing on the bus
–Set by hardware on detection of SDA or SCL low
–cleared by hardware on detection of a Stop condition.
It indicates a communication in progress on the bus. This information is still updated when
the interface is disabled (PE=0)

Kết quả (Việt) 2:

Bit 2 TRA: Transmitter / nhận
0: Dữ liệu byte nhận được
1: Dữ liệu truyền byte
bit này được thiết lập tùy thuộc vào R / W bit của byte địa chỉ, vào cuối tổng số địa chỉ
giai đoạn.
Nó cũng được xóa bởi phần cứng sau khi phát hiện Dừng điều kiện (STOPF = 1), lặp đi lặp lại Bắt đầu
điều kiện, mất trọng tài xe buýt (Arlo = 1), hoặc khi PE = 0.
Bit 1 BUSY: Bus bận rộn
0: Không có thông tin liên lạc trên xe buýt
1: Truyền thông đang diễn ra trên xe buýt
-Đặt bởi phần cứng trên phát hiện của SDA hay SCL thấp
-cleared bởi phần cứng trên phát hiện của một tình trạng Stop.
Nó chỉ ra một thông tin liên lạc trong tiến trình trên xe buýt. Thông tin này được cập nhật khi vẫn
giao diện được vô hiệu hóa (PE = 0)