4.23 Consider a cache with a line s

4.23 Consider a cache with a line size of 64 bytes.Assume that on average 30% of the lines
in the cache are dirty. A word consists of 8 bytes.
a. Assume there is a 3% miss rate (0.97 hit ratio). Compute the amount of main
memory traffic, in terms of bytes per instruction for both write-through and writeback
policies. Memory is read into cache one line at a time. However, for write
back, a single word can be written from cache to main memory.
b. Repeat part a for a 5% rate.
c. Repeat part a for a 7% rate.
d. What conclusion can you draw from these results?
4.24 On the Motorola 68020 microprocessor, a cache access takes two clock cycles. Data
access from main memory over the bus to the processor takes three clock cycles in the
case of no wait state insertion; the data are delivered to the processor in parallel with
delivery to the cache.
a. Calculate the effective length of a memory cycle given a hit ratio of 0.9 and a
clocking rate of 16.67 MHz.
b. Repeat the calculations assuming insertion of two wait states of one cycle each
per memory cycle. What conclusion can you draw from the results?
4.25 Assume a processor having a memory cycle time of 300 ns and an instruction processing
rate of 1 MIPS. On average, each instruction requires one bus memory cycle for
instruction fetch and one for the operand it involves.
a. Calculate the utilization of the bus by the processor.
b. Suppose the processor is equipped with an instruction cache and the associated
hit ratio is 0.5. Determine the impact on bus utilization.
4.26 The performance of a single-level cache system for a read operation can be characterized
by the following equation:

Kết quả (Việt) 1:

4.23 xem xét một bộ nhớ cache với kích thước đường 64 byte. Giả sử rằng trung bình 30% của các dòngtrong bộ nhớ cache được bẩn. Một lời bao gồm 8 byte.a. Assume có là một Hoa hậu 3% tỷ lệ (tỷ lệ trúng 0,97). Tính toán số tiền chínhgiao thông bộ nhớ, trong điều khoản của byte cho một hướng dẫn cho cả hai ghi-qua và writebackchính sách. Bộ nhớ đọc vào bộ nhớ cache một dòng tại một thời điểm. Tuy nhiên, để viếttrở lại, một từ duy nhất có thể được ghi từ bộ nhớ cache bộ nhớ chính.b. lặp lại một phần một cho một tỷ lệ 5%.c. lặp lại một phần một cho một tỷ lệ 7%.mất kết luận những gì bạn có thể rút ra từ những kết quả này?4,24 trên bộ vi xử lý Motorola 68020, truy cập bộ nhớ cache mất hai chu kỳ đồng hồ. Dữ liệutruy cập từ bộ nhớ chính trên xe buýt để xử lý mất ba chu kỳ đồng hồ trong cáctrường hợp không có chờ đợi nhà nước chèn; dữ liệu được chuyển giao cho các bộ xử lý song song vớigiao hàng đến bộ nhớ cache.a. tính chiều dài hiệu quả của một chu kỳ bộ nhớ cho một tỷ lệ trúng 0.9 và mộtchấm công lệ 16.67 MHz.b. lặp lại phép tính giả định chèn của hai trạng thái chờ đợi của một chu kỳ mỗicho mỗi chu kỳ bộ nhớ. Kết luận điều gì bạn có thể rút ra từ kết quả?4.25 giả định một bộ xử lý có bộ nhớ một chu kỳ thời gian của 300 ns và một hướng dẫn chế biếntỷ lệ 1 MIPS. Tính trung bình, mỗi hướng đòi hỏi một chu kỳ bus bộ nhớ chohướng dẫn tải và một cho operand nó liên quan đến.a. tính toán việc sử dụng xe buýt bằng bộ vi xử lý.b. cho rằng bộ vi xử lý được trang bị với một bộ nhớ cache chỉ dẫn và các liên kếttỷ lệ trúng là 0,5. Xác định các tác động đến việc sử dụng xe buýt.4,26 hiệu suất của một hệ thống bộ nhớ cache cấp duy nhất cho một hoạt động đọc có thể được đặc trưngbởi phương trình sau:

Kết quả (Việt) 2:

4.23 Xem xét một bộ nhớ cache với một kích thước đường 64 bytes.Assume rằng trung bình 30% của các dòng
trong bộ nhớ cache là dơ bẩn. Một từ gồm 8 byte.
a. Giả sử có một tỷ lệ bỏ lỡ 3% (0,97 hit ratio). Tính toán số lượng chính
giao thông bộ nhớ, về byte theo hướng dẫn cho cả hai ghi qua và writeback
chính sách. Bộ nhớ được đọc vào bộ nhớ cache một dòng tại một thời điểm. Tuy nhiên, để viết
lại, một từ duy nhất có thể được viết từ bộ nhớ cache vào bộ nhớ chính.
b. Lặp lại một phần một cho một tỷ lệ 5%.
c. Lặp lại một phần một cho một tỷ lệ 7%.
d. Kết luận Những gì bạn có thể rút ra từ những kết quả này?
4,24 Trên Motorola 68.020 bộ vi xử lý, truy cập bộ nhớ cache có hai chu kỳ đồng hồ.
Dữ liệu truy cập từ bộ nhớ chính trên xe buýt đến các bộ vi xử lý có ba chu kỳ đồng hồ trong
trường hợp không có chèn trạng thái chờ đợi; các dữ liệu được gửi đến các bộ vi xử lý song song với
giao cho bộ nhớ cache.
a. Tính chiều dài hiệu quả của một chu kỳ bộ nhớ dành một tỷ lệ trúng 0,9 và một
tỷ lệ clocking của 16,67 MHz.
b. Lặp lại các tính toán giả định chèn của hai trạng thái chờ đợi của một chu kỳ mỗi
mỗi chu kỳ bộ nhớ. Kết luận Những gì bạn có thể rút ra từ kết quả?
4,25 Giả sử một bộ xử lý có một thời gian chu kỳ bộ nhớ 300 ns và xử lý lệnh
tỷ lệ 1 MIPS. Tính trung bình, mỗi lệnh đòi hỏi một chu kỳ bus bộ nhớ cho
hướng dẫn lấy và một cho các toán hạng nó liên quan.
a. Tính toán việc sử dụng xe buýt của bộ xử lý.
b. Giả sử bộ xử lý được trang bị với một bộ nhớ cache lệnh và các liên kết
tỷ lệ trúng là 0,5. Xác định các tác động về sử dụng xe buýt.
4.26 Hiệu suất của một hệ thống bộ nhớ cache đơn cấp cho một hoạt động đọc có thể được đặc trưng
bởi các phương trình sau đây:

Kết quả (Việt) 3:

4.23 cân nhắc một 64 byte được kích thước bộ đệm, giả sử là trung bình của Oa trữ đồ ăn cắp.Ở trong bộ nhớ cache là bẩn thỉu.Một từ gồm một byte bằng 8.Đáp: giả sử có một tỷ lệ trúng mục tiêu của 3% (tỷ lệ trúng 0.97).Tính toán khối lượng chínhTrong ký ức của mỗi byte dòng lệnh, đều viết và viết vềChính sách này.Bộ nhớ cache bị một lần.Tuy nhiên, để viết.Quay lại, một từ có thể viết vào bộ nhớ chính từ bộ nhớ cache.B. lặp lại phần A cho tỷ lệ năm.C lặp đi lặp lại phần thứ 1 cho tỷ lệ hơn bảy phần trăm.Anh có thể rút ra kết luận trong kết quả từ những gì?4.24 ở Motorola 68020 vi xử lý, bộ nhớ cache truy cập cần hai chu kỳ đồng hồ.Dữ liệuXe buýt đến từ bộ nhớ chính truy cập bộ xử lý cần 3 chu kỳ đồng hồKhông chờ đợi tình trạng chèn; dữ liệu được chuyển tới bộ xử lý của song songĐưa vào bộ nhớ cache.Một tỷ lệ trúng được tính toán cho 0.9 và một chu kỳ bộ nhớ chiều dài hiệu quả.16.67 MHz của tốc độ đồng hồ.Nhắc lại cho rằng hai trạng thái tính toán chèn chờ đợi một chu kỳMỗi chu kỳ bộ nhớ.Anh có thể đưa ra kết luận gì?4.25 cho rằng một bộ xử lý có một chu kỳ thời gian của 300 bộ nhớ và một hướng dẫn xử lýTỷ lệ 1 MIPS.Bình quân mỗi một lệnh cần một chu kỳ bộ nhớ cho xe buýtĐược hướng dẫn và một số hoạt động liên quan đến việc nó có liên quan.Dùng bộ xử lý tính toán tỷ lệ sử dụng bus.Giả sử có trang bị vi xử lý bộ nhớ cache và liên quan của United.Tỷ lệ trúng cho 0.5.Chắc chắn là bus tỷ lệ sử dụng ảnh hưởng.4.26 có thể hoạt động với một hệ thống cấp bộ nhớ tạm đọc đơn diễn tiến hànhThông qua phương trình sau: