Cô lập các bóng bán dẫn với ôxít dày trường thường được tìm thấy trong các 0.35um, lớn hơn quy trình công nghệ. Cho 0.25um, nhỏ hơn quy trình công nghệ và cô lập rãnh cạn (STI) Hiển thị trong biểu đồ dưới đây thường được sử dụng để cô lập các bóng bán dẫn. Chế tạo STI, chiến hào được khắc vào wafer và lấp đầy với oxit silic để cô lập các hòn đảo của khu vực hoạt động của transistor.
đang được dịch, vui lòng đợi..
