S-R, D and J-K inputs are synchrono

S-R, D and J-K inputs are synchronous inputs, as data
on these inputs are transferred to the flip-flop’s output
only on the triggered edge of the clock pulse.
 Asynchronous inputs affect the state of the flip-flop
independent of the clock; example: preset (PRE) and
clear (CLR) [or direct set (SD) and direct reset (RD)].
 When PRE=HIGH, Q is immediately set to HIGH.
 When CLR=HIGH, Q is immediately cleared to LOW.
 Flip-flop in normal operation mode when both PRE and
CLR are LOW.

Kết quả (Việt) 1:

S-R, đầu vào D và J-K là đầu vào đồng bộ, như dữ liệutrên các đầu vào được chuyển giao để sản lượng flip-flopchỉ trên các cạnh được kích hoạt đồng hồ xung. đầu vào không đồng bộ ảnh hưởng đến trạng thái của flip-flopđộc lập của đồng hồ; Ví dụ: cài sẵn (trước) vàrõ ràng (CLR) [hoặc trực tiếp thiết lập (SD) và trực tiếp đặt lại (RD)]. TRƯỚC khi = cao, Q ngay lập tức đặt thành cao. Khi CLR = cao, Q dọn sạch ngay lập tức để thấp. Flip-flop trong chế độ hoạt động bình thường khi cả hai trước vàCLR là thấp.

Kết quả (Việt) 2:

SR, D và JK đầu vào là yếu tố đầu vào đồng bộ, như dữ liệu
về các yếu tố đầu vào được chuyển giao cho đầu ra của flip-flop của
chỉ trên các cạnh kích hoạt của xung đồng hồ.
 đầu vào không đồng bộ ảnh hưởng đến trạng thái của flip-flop
độc lập của đồng hồ; Ví dụ: cài đặt trước (PRE) và
rõ ràng (CLR) [hoặc bộ trực tiếp (SD) và thiết lập lại trực tiếp (RD)].
 Khi PRE = HIGH, Q là ngay lập tức thiết lập để HIGH.
 Khi CLR = HIGH, Q là ngay lập tức bị giải tỏa để LOW.
 Flip-flop trong chế độ hoạt động bình thường khi cả hai PRE và
CLR là LOW.