ARM has taken this multiple managem

ARM has taken this multiple management into account and it is the responsibility of the NVIC to receive and organize the different requests into a hierarchy. For this purpose, each exception has a priority level. This level is a value for which the associated priority will be higher when the value is lower. Reset, NMI and Hard fault have their priorities fixed at -3, -2 and -1 respectively. All other exceptions have priority levels that can be configured with a positive number coded on 8 bits. The NVIC_SHPR[x] (System Handler Priority Registers, see Figure 8.7) contain the configurable levels for traps and the NVIC_IPR[x] (Interrupt Priority level Registers, see Figure 8.8) contain the programmable levels for interrupts. Thus configured, it appears that Reset always has priority over NMI, which itself has priority over hard fault, and that is unchangeable.

Kết quả (Việt) 1:

Cánh tay đã quản lý nhiều này vào tài khoản và nó là trách nhiệm của NVIC để nhận và tổ chức các yêu cầu khác nhau thành một hệ thống phân cấp. Cho mục đích này, mỗi trường hợp ngoại lệ có một mức độ ưu tiên. Mức này là một giá trị mà liên quan đến ưu tiên sẽ cao hơn khi giá trị thấp hơn. Thiết lập lại, nm và cứng lỗi có ưu tiên của họ cố định tại -3, -2, -1 tương ứng. Tất cả các ngoại lệ khác có mức ưu tiên có thể được cấu hình với một mã hoá trên số tích cực 8 bit. NVIC_SHPR [x] (hệ thống xử lý ưu tiên đăng ký, xem hình 8.7) chứa các cấp cấu hình cho các bẫy và NVIC_IPR [x] (ngắt ưu tiên cấp đăng ký, xem hình 8.8) chứa các cấp lập trình cho các ngắt. Như vậy cấu hình, nó xuất hiện rằng thiết lập lại luôn có ưu tiên hơn nm, mà tự nó có ưu tiên hơn cứng lỗi, và đó là unchangeable.

Kết quả (Việt) 2:

ARM đã quản lý nhiều tài khoản này vào và nó là trách nhiệm của các NVIC tiếp nhận và tổ chức thực hiện các yêu cầu khác nhau thành một hệ thống phân cấp. Với mục đích này, mỗi trường hợp ngoại lệ có mức độ ưu tiên. Mức này là một giá trị mà ưu tiên liên quan sẽ cao hơn khi giá trị thấp hơn. Reset, NMI và lỗi cứng đã ưu tiên của họ cố định tại -3, -2 và -1 tương ứng. Tất cả các trường hợp ngoại lệ khác có mức độ ưu tiên có thể được cấu hình với một số dương được mã hóa trên 8 bit. Các NVIC_SHPR [x] (Hệ thống Handler Đăng ký ưu tiên, xem hình 8.7) có các mức cấu hình cho bẫy và NVIC_IPR [x] (Registers mức ưu tiên ngắt, xem hình 8.8) có chứa nồng độ lập trình cho ngắt. Như vậy cấu hình, nó xuất hiện rằng Đặt lại luôn có ưu tiên hơn NMI, mà bản thân nó có ưu tiên hơn lỗi khó khăn, và đó là không thể thay đổi.