In these schemes, switch transistor

In these schemes, switch transistors to shut down the supply
voltage in the standby state are introduced. These power gating
schemes can be utilized for peripheral circuits of SRAMs to
reduce their leakages. However, they cannot be implemented
for memory cell arrays, because the data stored in SRAMs
must be kept even in the standby state. In order to reduce the
leakages in the cell arrays, several techniques have also been
reported [4]–[7]. They introduced a special standby mode, a
sleep mode, where the leakages are reduced without losing
memory cell data. In the sleep mode, the supply voltage for the
cell arrays is not shut down, but the cell bias voltage is reduced
to diminish the leakage in the cell arrays, and it is clamped at
the level where the memory cell data can safely remain. This
level can be lower than the supply voltage, because all the word
lines are always set to the ground level in the standby mode and
the data noise margin for each memory cell is much higher than
that in operation modes. Therefore, both the off-leakage and
the gate-leakage in the cell arrays can be reduced. In order to
reduce the cell bias, voltage shift by a threshold voltage drop of
a diode-connected transistor can be utilized [5]. In this scheme,
the cell bias level is mainly determined by the threshold voltage
of the transistor and the supply voltage. In accordance with
technology advances, fluctuations of the threshold voltage are
increasing, because dopant fluctuations in channel regions and
geometry fluctuations of transistors become critical. Therefore,
the leakage reduction efficiency with their scheme is affected by
these process fluctuations. Of course, this efficiency is also affected
by environmental conditions, such as the supply voltage,
temperature, and so on. Consequently, a cell leakage reduction
technique immune to process fluctuations and/or environmental
conditions is desirable for the advanced technologies. For these
purposes, a cell bias control scheme with a combination of a
diode-connected transistor and a resistor has been proposed [6].
In this scheme, the cell bias level is controlled by the resistor
according to the amount of the cell leakage. The cell leakage
is reduced, but it cannot be minimized. This is because the cell
bias is also clamped by the diode-connected transistor not to
destroy the cell data under the worst condition. In order to most
effectively reduce the cell leakage, the cell bias should always
be minimized regardless of the conditions. For this purpose, we
propose a novel cell bias control technique, namely, a replica
cell biasing scheme.

Kết quả (Việt) 1:

Trong các đề án, chuyển bóng bán dẫn để tắt các nguồn cung cấpđiện áp ở trạng thái chờ được giới thiệu. Những năng lượng gatingchương trình có thể được sử dụng cho các thiết bị ngoại vi mạch của SRAMs đểgiảm dò của họ. Tuy nhiên, họ không thể được thực hiệncho bộ nhớ di động mảng, bởi vì các dữ liệu lưu trữ trong SRAMsphải được giữ ngay cả trong trạng thái chờ. Để giảm cácdò trong mảng di động, một số kỹ thuật cũng đãbáo cáo [4]-[7]. Họ giới thiệu một chế độ chờ đặc biệt, mộtchế độ ngủ, nơi các dò được giảm mà không mất đibộ nhớ dữ liệu di động. Ở chế độ ngủ, điện áp cung cấp cho cácmảng di động không phải đóng cửa, nhưng tế bào điện áp thiên vị là giảmđể giảm thiểu sự rò rỉ trong mảng di động, và nó kẹp tạimức độ mà các tế bào bộ nhớ dữ liệu một cách an toàn có thể vẫn còn. Điều nàymức độ có thể thấp hơn điện áp cung cấp, bởi vì tất cả các từdây chuyền luôn được thiết lập để mặt đất trong chế độ chờ vàmargin tiếng ồn dữ liệu cho mỗi ô nhớ là cao hơn nhiềumà ở chế độ hoạt động. Do đó, cả hai off-rò rỉ vàcổng rò rỉ trong mảng di động có thể được giảm. Đểlàm giảm sự thay đổi điện áp thiên vị, di động bởi ngưỡng điện áp thả mộtmột kết nối diode bán dẫn có thể là sử dụng [5]. Trong sơ đồ này,ở cấp độ tế bào thiên vị chủ yếu được xác định bởi điện áp ngưỡngtransistor và cung cấp điện áp. UTC vớitiến bộ công nghệ, dao động điện áp ngưỡng làngày càng tăng, bởi vì biến động rộng kênh vùng vàhình học các biến động của transistor trở nên quan trọng. Do đó,hiệu quả giảm rò rỉ với đề án của họ bị ảnh hưởng bởinhững quá trình biến động. Tất nhiên, hiệu quả này cũng bị ảnh hưởngdo điều kiện môi trường, chẳng hạn như cung cấp điện áp,nhiệt độ, và như vậy. Do đó, là một sự giảm rò rỉ điệnkỹ thuật miễn dịch với quá trình biến động và/hoặc môi trườngđiều kiện là mong muốn cho các công nghệ tiên tiến. Đối với nhữngmục đích, một đề án kiểm soát thiên vị di động với một sự kết hợp của mộtkết nối diode transistor và một điện trở đã là đề xuất [6].Trong sơ đồ này, mức độ thiên vị của tế bào được điều khiển bằng điện trởtheo số lượng rò rỉ điện. Rò rỉ điệngiảm xuống, nhưng nó không thể được giảm thiểu. Điều này là bởi vì các tế bàothiên vị cũng kẹp bởi transistor diode kết nối khôngphá hủy dữ liệu di động với điều kiện tồi tệ nhất. Để hầu hếthiệu quả làm giảm sự rò rỉ điện, xu hướng di động nên luôn luônđược giảm thiểu bất kể các điều kiện. Cho mục đích này, chúng tôiđề xuất một kỹ thuật điều khiển thiên vị tiểu thuyết tế bào, cụ thể là, là một bản saođề án biasing tế bào.

Kết quả (Việt) 2:

Trong các chương trình, chuyển sang bóng bán dẫn để ngừng cung cấp
điện áp ở trạng thái chờ được giới thiệu. Những điện gating
chương trình có thể được sử dụng cho các mạch ngoại vi của SRAM để
giảm rò rỉ của họ. Tuy nhiên, họ không thể được thực hiện
đối với các mảng tế bào bộ nhớ, vì dữ liệu được lưu trữ trong SRAM
phải được lưu giữ ngay cả trong trạng thái chờ. Để giảm
thất thoát trong mảng di động, một số kỹ thuật cũng đã được
báo cáo [4] - [7]. Họ giới thiệu một chế độ chờ đặc biệt, một
chế độ ngủ, nơi rò rỉ được giảm mà không làm mất
dữ liệu ô nhớ. Trong chế độ ngủ, điện áp cung cấp cho
mảng di động không được đóng cửa, nhưng điện áp phân cực tế bào bị giảm
để giảm sự rò rỉ trong mảng di động, và nó được kẹp ở
mức các dữ liệu di động bộ nhớ một cách an toàn có thể vẫn còn. Điều này
mức độ có thể thấp hơn so với điện áp cung cấp, bởi vì tất cả các từ
dòng luôn đặt ở mặt đất trong chế độ chờ và
biên độ tiếng ồn dữ liệu cho mỗi ô nhớ là cao hơn nhiều so với
trong chế độ hoạt động. Do đó, cả các off-rò rỉ và
cổng-rò rỉ trong mảng di động có thể được giảm. Để
giảm thiểu sự thiên vị di động, điện áp thay đổi bằng cách giảm điện áp ngưỡng của
một bóng bán dẫn diode-kết nối có thể được sử dụng [5]. Trong chương trình này,
mức độ sai lệch di động chủ yếu được xác định bởi điện áp ngưỡng
của bóng bán dẫn và điện áp cung cấp. Phù hợp với
những tiến bộ công nghệ, biến động của điện áp ngưỡng đang
ngày càng tăng, vì biến động dopant trong khu vực kênh và
biến động hình học của transistor trở nên quan trọng. Vì vậy,
hiệu quả giảm rò rỉ với chương trình của họ bị ảnh hưởng bởi
những biến động quá trình. Tất nhiên, hiệu quả này cũng bị ảnh hưởng
bởi các điều kiện môi trường, chẳng hạn như việc cung cấp điện áp,
nhiệt độ, và như vậy. Do đó, giảm rò rỉ di động
kỹ thuật miễn dịch để xử lý biến động và / hoặc môi trường
điều kiện là mong muốn cho các công nghệ tiên tiến. Đối với những
mục đích, sơ đồ điều khiển thiên vị di động với một sự kết hợp của một
bóng bán dẫn diode-kết nối và một điện trở đã được đề xuất [6].
Trong chương trình này, mức độ sai lệch di động được điều khiển bởi điện trở
theo số lượng của sự rò rỉ của tế bào. Việc rò rỉ di động
được giảm xuống, nhưng nó không thể được giảm thiểu. Điều này là do các tế bào
thiên vị cũng bị kẹp bởi các bóng bán dẫn diode-kết nối không
phá hủy các dữ liệu di động trong điều kiện tồi tệ nhất. Để nhất
có hiệu quả giảm rò rỉ di động, xu hướng di động luôn luôn nên
được giảm thiểu bất kể điều kiện. Với mục đích này, chúng tôi
đề xuất một kỹ thuật điều khiển thiên vị tế bào mới, cụ thể là, một bản sao
chương trình tế bào xu hướng.