of this technique is that it genera

of this technique is that it generates substantial memory traffic and may create a bottleneck.
An alternative technique, known as write back, minimizes memory writes.
With write back, updates are made only in the cache. When an update occurs, a
dirty bit, or use bit, associated with the line is set. Then, when a block is replaced, it
is written back to main memory if and only if the dirty bit is set. The problem with
write back is that portions of main memory are invalid, and hence accesses by I/O
modules can be allowed only through the cache. This makes for complex circuitry
and a potential bottleneck. Experience has shown that the percentage of memory
references that are writes is on the order of 15% [SMIT82]. However, for HPC
applications, this number may approach 33% (vector-vector multiplication) and can
go as high as 50% (matrix transposition).

Kết quả (Việt) 1:

kỹ thuật này là nó tạo ra lưu lượng truy cập đáng kể bộ nhớ và có thể tạo ra một nút cổ chai.Một kỹ thuật khác, được gọi là viết trở lại, giảm thiểu các bộ nhớ viết.Với ghi lại, bản Cập Nhật được thực hiện chỉ trong bộ nhớ cache. Khi xảy ra một bản Cập Nhật, mộtbẩn bit, hoặc sử dụng bit, kết hợp với các dòng được thiết lập. Sau đó, khi một khối thay thế, nóđược ghi lại bộ nhớ chính nếu và chỉ nếu bẩn bit được thiết lập. Vấn đề vớiviết lại là một phần của bộ nhớ chính là không hợp lệ, và do đó có thể truy cập bởi I/OMô-đun có thể được phép chỉ có thông qua bộ nhớ cache. Điều này làm cho mạch phức tạpvà một nút cổ chai tiềm năng. Kinh nghiệm cho thấy rằng tỷ lệ phần trăm bộ nhớtài liệu tham khảo là viết là trên thứ tự của 15% [SMIT82]. Tuy nhiên, cho HPCứng dụng, con số này có thể tiếp cận 33% (phép nhân véc tơ, véc tơ) và có thểđi như là cao 50% (ma trận transposition).

Kết quả (Việt) 2:

của kỹ thuật này là nó tạo ra giao thông bộ nhớ đáng kể và có thể tạo ra một nút cổ chai.
Một kỹ thuật khác, được gọi là viết lại, giảm thiểu bộ nhớ viết.
Với ghi lại, cập nhật được thực hiện chỉ trong bộ nhớ cache. Khi một bản cập nhật xảy ra, một
chút bẩn, hoặc sử dụng bit, kết hợp với các dòng được thiết lập. Sau đó, khi một khối được thay thế, nó
được viết lại để nhớ chính nếu và chỉ nếu bit bẩn được thiết lập. Vấn đề với
ghi lại là phần của bộ nhớ chính là không hợp lệ, và do đó truy cập bởi I / O
module có thể được cho phép chỉ thông qua bộ nhớ cache. Điều này làm cho các mạch phức tạp
và một khả năng. Kinh nghiệm cho thấy tỷ lệ phần trăm của bộ nhớ
tham khảo được viết là vào thứ tự của 15% [SMIT82]. Tuy nhiên, cho HPC
ứng dụng, con số này có thể tiếp cận 33% (vector vector nhân) và có thể
tăng cao như 50% (ma trận chuyển vị).