A b s tr a ct —H e a l t h c a re e

A b s tr a ct —H e a l t h c a re e l e c t ro n ic s co unt on the effectiveness of the on-patient signal preprocessing unit to moderate the wireless data transfer for better power efficiency. In order to reduce the system power in long-time ECG acquisition, this work describes an on-patient QRS detection processor for arrhythmia monitoring. It extracts the concerned ECG part, i.e., the RR-interval between the QRS complex for evaluating the heart rate variability. The processor is structured by a scale-3 quadratic spline wavelet transform followed by a maxima modulus recognition stage. The former is implemented via a symmetric FIR filter, whereas the latter includes a number of feature extraction steps: zero-crossing detection, peak (zero-derivative) detection, threshold adjustment and two finite state machines for executing the decision rules. Fabricated in 0.35- CMOS the 300-Hz processor draws only 0.83 , which is favorably comparable with the prior arts. In the system tests, the input data is placed via an on-chip 10-bit SAR analog-to-digital converter, while the output data is emitted via an off-the-shelf wireless transmitter (TI CC2500) that is con figurable by the processor for different data transmission modes: 1) QRS detection result, 2) raw ECG data or 3) both. Validated with all recordings from the MIT-BIH arrhythmia database, 99.31% sensitivity and 99.70% predictivity are achieved. Mode 1 with solely the result of QRS detection exhibits 6 reduction of system
power over modes 2 and 3. Index Ter m s —QRS detection, quadratic spline wavelet transform, wavelet transform, wearable electrocardiograph (ECG) device, wireless ECG monitoring.

Kết quả (Việt) 1:

B s tr một ct-H e một l t h c một tái e l e c t ro n ic s co unt về hiệu quả của các tín hiệu trên bệnh nhân tiền xử lý đơn vị vừa phải chuyển dữ liệu không dây cho hiệu quả năng lượng tốt hơn. Để giảm sức mạnh hệ thống trong thời gian dài ECG mua lại, công việc này mô tả các bộ vi xử lý phát hiện QRS trên bệnh nhân loạn nhịp tim theo dõi. Nó chiết xuất từ phần ECG liên quan, ví dụ, sự RR-khoảng thời gian giữa QRS phức tạp để đánh giá sự biến đổi nhịp tim. Bộ vi xử lý là cấu trúc của một quy mô-3 bậc spline bề mặt biến đổi theo sau một giai đoạn công nhận maxima mô đun. Trước đây được thực hiện thông qua một bộ lọc FIR đối xứng, trong khi sau này bao gồm một số tính năng khai thác bước: zero-qua phát hiện, đỉnh (zero-derivative) phát hiện, điều chỉnh ngưỡng và hai bang hữu hạn máy để thực hiện các quy định của quyết định. Chế tạo ở 0,35-CMOS rút ra bộ xử lý 300 Hz 0,83 duy nhất, mà là thuận lợi so sánh với nghệ thuật trước. Trong các thử nghiệm hệ thống, đầu vào dữ liệu được đặt thông qua một trên chip 10-bit SAR kỹ thuật số analog converter, trong khi các dữ liệu đầu ra phát ra từ thông qua một bộ truyền không dây off-the-shelf (TI CC2500) đó là con figurable bộ vi xử lý cho chế độ truyền tải dữ liệu khác nhau: 1) QRS kết quả phát hiện, 2) nguyên ECG dữ liệu hoặc 3) cả hai. Xác nhận với tất cả các bản ghi từ cơ sở dữ liệu công cụ MIT-BIH loạn nhịp tim, độ nhạy 99.31% và 99.70% predictivity đạt được. Chế độ 1 với chỉ duy nhất là kết quả của QRS phát hiện trưng bày 6 giảm của hệ thốngnăng lượng trong chế độ 2 và 3. Chỉ số Ter m s — QRS detection, spline bậc bề mặt biến đổi, biến đổi bề mặt, mặc electrocardiograph (ECG) thiết bị, wireless ECG giám sát.

Kết quả (Việt) 2:

Một bs tr ct -H ealthca đang bầu ro n ic s đồng UNT về hiệu quả của các đơn vị tín hiệu tiền xử lý trên bệnh nhân đến trung bình các truyền dữ liệu không dây cho hiệu quả năng lượng tốt hơn. Để giảm bớt sức mạnh hệ thống trong thời gian dài mua lại điện tâm đồ, tác phẩm này mô tả một bộ xử lý QRS phát hiện trên bệnh nhân để theo dõi loạn nhịp. Nó cũng trích một phần ECG liên quan, ví dụ, các RR-khoảng thời gian giữa các phức hợp QRS để đánh giá sự thay đổi nhịp tim. Các bộ xử lý được cấu trúc bởi một quy mô-3 spline bậc hai wavelet transform theo sau là một giai đoạn cực đại nhận module. Các cựu được thực hiện thông qua một bộ lọc FIR đối xứng, trong khi sau này bao gồm một số bước khai thác tính năng: zero-crossing phát hiện, cao điểm (zero-phái sinh) phát hiện, điều chỉnh ngưỡng và hai máy hữu hạn nhà nước để thực hiện các quy định, quyết định. Chế tạo trong 0.35- CMOS bộ vi xử lý 300-Hz chỉ rút ra 0.83, đó là thuận lợi so sánh với nghệ thuật trước. Trong các bài kiểm tra hệ thống, dữ liệu đầu vào được thực hiện qua một 10-bit SAR ADC on-chip, trong khi dữ liệu đầu ra được phát ra thông qua một máy phát không dây off-the-shelf (TI CC2500) mà là con figurable bởi bộ vi xử lý cho các phương thức truyền dữ liệu khác nhau: 1) QRS kết quả phát hiện, 2) dữ liệu ECG liệu hoặc 3) cả hai. Xác nhận với tất cả các bản ghi từ cơ sở dữ liệu loạn nhịp MIT-BIH, 99,31% và 99,70% nhạy predictivity đạt được. Chế độ 1 với chỉ duy nhất là kết quả của cuộc triển lãm QRS phát hiện 6 giảm của hệ thống
điện trong các chế độ 2 và 3. Chỉ Ter ms -QRS phát hiện, spline bậc hai biến đổi wavelet, biến đổi wavelet, mặc điện tim (ECG) thiết bị, theo dõi điện tâm đồ không dây.