The ADP3290 follows the VR11.1 star

The ADP3290 follows the VR11.1 startup sequence shown in Figure 5. After both the EN and UVLO conditions are met, the DELAY pin goes through one cycle (TD1). After this cycle, the internal oscillator is enabled. The first four clock cycles are blanked from the PWM outputs and used for phase detection as explained in the Phase Detection Sequence section. Then, the soft−start ramp is enabled (TD2), and the output comes up to the boot voltage of 1.1 V. The boot hold time is determined by the DELAY pin as it goes through a third cycle (TD3). During TD3, the processor VID pins settle to the required VID code. When TD3 is over, the ADP3290 reads the VID inputs and soft−starts either up or down to the final VID voltage (TD4).When TD4 and the PWRGD masking time (equal to VID OTF masking) is completed, a third ramp on the DELAY pin sets the PWRGD blanking (TD5).

Kết quả (Việt) 1:

ADP3290 theo trình tự khởi động VR11.1 Hiển thị trong hình 5. Sau khi EN và UVLO điều kiện được đáp ứng, sự chậm TRỄ pin đi thông qua một chu kỳ (TD1). Sau khi chu kỳ này, dao động nội bộ được kích hoạt. Chu kỳ đồng hồ đầu tiên bốn video từ kết quả đầu ra PWM và sử dụng cho giai đoạn phát hiện như được diễn tả trong phần giai đoạn phát hiện tự. Sau đó, đoạn đường nối soft−start là kích hoạt (TD2), và đầu ra đi đến điện áp khởi động 1,1 V. Thời gian tổ chức khởi động được xác định bởi sự chậm TRỄ pin khi nó đi qua một phần ba chu kỳ (TD3). Trong TD3, các chân VID bộ xử lý giải quyết yêu cầu VID mã. Khi TD3 qua, ADP3290 đọc VID đầu vào và soft−starts lên hoặc xuống điện áp VID cuối cùng (TD4). Khi TD4 và PWRGD che thời gian (bằng VID OTF che) được hoàn thành, một phần ba đoạn đường nối trên bộ pin chậm TRỄ PWRGD Dập xén (TD5).

Kết quả (Việt) 2:

Các ADP3290 sau trình tự khởi động VR11.1 thể hiện trong hình 5. Sau khi cả hai điều kiện EN và UVLO được đáp ứng, pin TRÌ HOÃN đi qua một chu kỳ (TD1). Sau khi chu kỳ này, các bộ dao động nội bộ được kích hoạt. Bốn chu kỳ đồng hồ đầu tiên được blanked từ đầu ra PWM và được sử dụng để phát hiện giai đoạn như đã giải thích trong phần Phase Detection Sequence. Sau đó, đoạn đường nối mềm bắt đầu được kích hoạt (TD2), và sản lượng đi lên với điện áp khởi động là 1,1 V. Các tổ chức thời gian khởi động được xác định bởi các pin TRÌ HOÃN như nó đi qua một chu kỳ thứ ba (TD3). Trong TD3, các chân VID xử lý giải quyết để mã VID yêu cầu. Khi TD3 thúc, các ADP3290 lần đọc đầu vào VID và soft-bắt đầu lên hoặc xuống để điện áp VID thức (TD4) .Khi TD4 và PWRGD mặt nạ thời gian (bằng VID OTF masking) được hoàn thành, một đoạn đường thứ ba trên TRÌ HOÃN pin đặt PWRGD tẩy trống (TD5).