The fact that the substrate and sou

The fact that the substrate and source of the load FET in the CMOS circuit are connected means that the load looks simply like the g o of the load FET in parallel with the g o of the driver device, as is illustrated in Fig. 11.16~. The load device is biased into saturation to maximize its output resistance using a scheme analogous to that used when a pnp bipolar transistor was used as a load for an npn common - emitter stage in Fig. 11.7b

Kết quả (Việt) 1:

Một thực tế rằng bề mặt và nguồn tải FET trong mạch CMOS được kết nối có nghĩa là rằng tải vẻ đơn giản như o g của tải FET song song với o g của thiết bị điều khiển, như được minh họa trong hình 11.16 ~. Thiết bị tải thiên vị thành bão hòa để tối đa hóa chống đầu ra bằng cách sử dụng một chương trình tương tự để sử dụng khi một bóng bán dẫn lưỡng cực pnp được sử dụng như là một tải một npn phổ biến - emitter giai đoạn trong hình 11.7b

Kết quả (Việt) 2:

Thực tế là các chất nền và nguồn gốc của FET tải trong mạch CMOS được kết nối có nghĩa là chỉ đơn giản là tải trông như đường đi của FET tải song song với đường đi của thiết bị điều khiển, như được minh họa trong hình. 11.16 ~. Các thiết bị tải có thành kiến ​​vào bão hòa để tối đa hóa sản lượng kháng chiến của mình bằng cách sử dụng một chương trình tương tự như được sử dụng khi một bóng bán dẫn lưỡng cực PnP đã được sử dụng như là một tải cho một phổ biến NPN - giai đoạn phát trong hình. 11.7b