be connected to any inputs of the 4

be connected to any inputs of the 48 AND gates. Each OR gate can accept up to 48
product term inputs from the AND array.The macrocell logic in this diagram is a simplified
version of the actual logic.The first MUX (1) can be programmed to select the
OR-gate output or its complement. Details of the flip-flop operation will be discussed
in Unit 11.The MUX (2) at the output of the macrocell can be programmed to select
either the combinational output (G) or the flip-flop output (Q). This output goes to
the interconnect array and to the output cell. The output cell includes a three-state
buffer (3) to drive the I/O pin.The buffer enable input can be programmed from several
sources.When the I/O pin is used as an input, the buffer must be disabled.

Kết quả (Việt) 1:

được kết nối với bất kỳ đầu vào của các cửa và 48. Mỗi cổng OR có thể chấp nhận lên đến 48sản phẩm hạn đầu vào từ các mảng và. Macrocell logic trong sơ đồ này là một đơn giảnPhiên bản của logic thực tế. MUX đầu tiên (1) có thể được lập trình để chọn cácOR-cổng đầu ra hoặc bổ ngữ của nó. Các chi tiết của các hoạt động flip-flop sẽ được thảo luậntrong đơn vị 11. The MUX (2) ở đầu ra của macrocell có thể được lập trình để chọn(G) sản lượng luận hoặc flip-flop sản lượng (Q). Sản lượng này đi vàomảng dây tín hiệu và các tế bào ra. Các tế bào đầu ra bao gồm ba bangbộ đệm (3) vào ổ đĩa mã pin I/O. Đầu vào kích hoạt vùng đệm có thể được lập trình từ một sốnguồn. Khi I/O pin được sử dụng như là một đầu vào, bộ đệm phải được vô hiệu hóa.

Kết quả (Việt) 2:

được kết nối với bất kỳ đầu của 48 cổng AND. Mỗi cổng OR có thể chấp nhận lên đến 48
đầu vào hạn sản phẩm từ AND macrocell lý array.The trong sơ đồ này là một đơn giản
phiên bản của logic.The thực tế MUX đầu tiên (1) có thể được lập trình để chọn
ra HOẶC khẩu hoặc bổ sung của nó . Chi tiết về các hoạt động flip-flop sẽ được thảo luận
trong bài 11.The MUX (2) ở đầu ra của các macrocell có thể được lập trình để lựa chọn
một trong hai đầu ra tổ hợp (G) hoặc các đầu ra flip-flop (Q). Sản lượng này đi vào
mảng kết nối và các tế bào sản lượng. Các tế bào đầu ra bao gồm ba trạng thái
bộ đệm (3) để điều khiển I / O pin.The đệm cho phép đầu vào có thể được lập trình từ một số
sources.When I / O pin được sử dụng như một đầu vào, bộ đệm phải được vô hiệu hóa.