Figure 14.2 compares the two approa

Figure 14.2 compares the two approaches.The upper part of the diagram illus-
trates an ordinary pipeline, used as a base for comparison. The base pipeline issues
one instruction per clock cycle and can perform one pipeline stage per clock cycle.
The pipeline has four stages: instruction fetch, operation decode, operation execu-
tion, and result write back.The execution stage is crosshatched for clarity.Note that
although several instructions are executing concurrently, only one instruction is in
its execution stage at any one time.
The next part of the diagram shows a superpipelined implementation that is
capable of performing two pipeline stages per clock cycle. An alternative way of
looking at this is that the functions performed in each stage can be split into two
nonoverlapping parts and each can execute in half a clock cycle.A superpipeline im-
plementation that behaves in this fashion is said to be of degree 2. Finally, the lowest
part of the diagram shows a superscalar implementation capable of executing two
instances of each stage in parallel.Higher-degree superpipeline and superscalar im-
plementations are of course possible.
Both the superpipeline and the superscalar implementations depicted in
Figure 14.2 have the same number of instructions executing at the same time in the
steady state.The superpipelined processor falls behind the superscalar processor at
the start of the program and at each branch target.

Kết quả (Việt) 1:

Con số 14.2 so sánh hai phương pháp. Phần trên của sơ đồ illustrates một đường ống bình thường, được sử dụng như một cơ sở để so sánh. Các vấn đề cơ bản đường ốngmột hướng dẫn cho một đồng hồ chu kỳ và có thể thực hiện một giai đoạn đường ống cho mỗi chu kỳ đồng hồ.Các đường ống có bốn giai đoạn: hướng dẫn tìm nạp, hoạt động giải mã, hoạt động execu -tion, và kết quả ghi lại. Giai đoạn thực hiện crosshatched cho rõ ràng. Lưu ý rằngmặc dù một số hướng dẫn thực hiện đồng thời, chỉ có một hướng dẫn là tronggiai đoạn thực hiện của nó tại một thời điểm.Phần tiếp theo của biểu đồ cho thấy một thực hiện superpipelined làcó khả năng thực hiện hai giai đoạn đường ống cho mỗi chu kỳ đồng hồ. Một cách khác củaxem xét điều này là các chức năng thực hiện trong từng giai đoạn có thể được chia thành hainonoverlapping các bộ phận và mỗi người có thể thực hiện trong một nửa một chu kỳ đồng hồ. Một superpipeline im-plementation hoạt động trong thời trang này được gọi là của văn bằng 2. Cuối cùng, thấp nhấtmột phần của biểu đồ cho thấy một thực hiện superscalar có khả năng thực hiện haitrường hợp của từng giai đoạn song song. Mức độ cao hơn superpipeline và superscalar im-plementations tất nhiên là có thể.Superpipeline và triển khai superscalar được mô tả trongCon số 14.2 có cùng một số hướng dẫn thực hiện cùng một lúc trong cáctrạng thái ổn định. Bộ xử lý superpipelined rơi phía sau bộ xử lý superscalar tạibắt đầu của chương trình và mục tiêu mỗi chi nhánh.

Kết quả (Việt) 2:

Hình 14.2 so sánh hai approaches.The phần trên của sơ đồ minh hoạ
trates một đường ống dẫn thông thường, được sử dụng như một cơ sở để so sánh. Các đường ống dẫn cơ sở phát hành
một chỉ dẫn cho mỗi chu kỳ đồng hồ và có thể thực hiện một giai đoạn đường ống dẫn trên mỗi chu kỳ đồng hồ.
Các đường ống có bốn giai đoạn: hướng dẫn lấy, giải mã hoạt động, hoạt động execu-
tion, và kết quả viết được giai đoạn thực hiện back.The được crosshatched cho clarity.Note rằng
mặc dù một số hướng dẫn được thực hiện đồng thời, chỉ có một lệnh là trong
giai đoạn thực hiện của nó tại một thời điểm.
Phần tiếp theo của đồ thị cho thấy một thực superpipelined đó là
khả năng thực hiện hai giai đoạn đường ống dẫn trên mỗi chu kỳ đồng hồ. Một cách khác để
nhìn vào điều này là các chức năng thực hiện trong từng giai đoạn có thể được chia thành hai
phần chồng lấn và mỗi người có thể thực hiện trong một nửa đồng hồ cycle.A superpipeline im-
plementation mà ứng xử trong thời trang này được cho là của 2 bằng cử nhân. Cuối cùng, mức thấp nhất
một phần của sơ đồ cho thấy một thực superscalar khả năng thực hiện hai
trường hợp của từng giai đoạn trong superpipeline parallel.Higher độ và trọng superscalar
plementations được tất nhiên có thể.
Cả superpipeline và triển khai superscalar mô tả trong
hình 14.2 có cùng một số hướng dẫn thực hiện cùng một lúc trong
state.The ổn định superpipelined xử tụt lại phía sau các bộ xử lý superscalar tại
sự bắt đầu của chương trình và mục tiêu tại mỗi chi nhánh.