Hình 4. Một cuộc tấn công tương quan bằng cách sử dụng mô phỏng dữ liệuNhư một kẻ tấn công muốn tìm hiểu số lượng tối thiểu của văn cần thiết để tìm chìa khóa, chúng tôi cũng đã tính toán này hệ số tương quan cho các giá trị khác nhau của N: 0 ≤ N ≤ 2 000. Như minh hoạ trong hình 5, sau khoảng 400 văn quyền 6 phím-bit có thể phân biệt từ một đoán sai. Do đó chúng tôi có thể nói rằng cuộc tấn công là lý thuyết thành công sau khi văn bản khoảng 400.8 một cuộc tấn công bằng cách sử dụng các đo đạc thực tếKhi tấn công một thiết bị trong thực tế, các ma trận được chọn dự đoán vẫn không thay đổi trong khi chúng tôi thay thế các ma trận toàn cầu dự báo bởi ma trận đo mức tiêu thụ toàn cầu. Vì vậy, chúng tôi cho phép FPGA mã hóa cùng N = 4096văn với cùng một trọng điểm như chúng tôi đã làm trong phần trước và sản xuất cácma trận như mô tả trong Sect. 6. Để xác định chính xác MSBs 6 của vòng chung kết quan trọng, chúng tôi sử dụng các hệ số tương quan lần nữa. Như nó được hiển thị trong hình 6, các mối tương quan cao nhấtxảy ra khi đoán quan trọng là 1Ehex = 30 tháng mười hai. Giá trị này tương ứng với 6 MSBs chính xác của vòng khoá 16. Kết quả là, các cuộc tấn công thực tế thành công, tức là ma trận các dự đoán đã chọn đầy đủ được tương quan với các đo đạc thực tế và chúng tôi có thể trích xuất các thông tin quan trọng. Nhận xét rằng rõ ràng so sánh hình 4 và hình 6 cho phép để đánh giá tác động của tiếng ồn trong số đo của chúng tôi. Nó là quan trọng cần lưu ý rằng nhiều bit khoá con cuối cùng có thể được tìm thấy bằng cách sử dụng chính xác cùng một tập hợp của các phép đo. Những kẻ tấn công chỉ có sửa đổi ma trận các dự đoán đã chọn để nhắm mục tiêu các bit quan trọng khác nhau. Vì mỗi khoá bao gồm 48 bit và Thạc sĩ khóa 56 bit, chúng ta có thể dễ dàng tìm thấy cuối 8 bit quan trọng bằng cách tìm kiếm đầy đủ. Cuối cùng, một dự báo chính xác hơn của FPGA điện năng tiêu thụ có thể cho phép để cải thiện hiệu quả của các cuộc tấn công. Một tính năng đáng chú ý của FPGAs là họ có chứa thành phần khác nhau (ví dụ như các khối logic, kết nối) với mức tiêu thụ điện khác nhau vì một điện dung tải hiệu quả khác nhau. Như một hệ quả, tiêu thụ điện năng của FPGA thiết kế không chỉ phụ thuộc vào hoạt động chuyển đổi của họ mà còn trên các thành phần nội bộ được sử dụng. Tác phẩm gần đây [11] đã cố gắng để xác định các nguồn tài nguyên quan trọng trong kiến trúc FPGA và đặc trưng của điện năng tiêu thụ. Điều này có thể được sử dụng để cải thiện dự báo tiêu thụ năng lượng. Trong thực tế, estimations chính xác hơn về thành phần đói hầu hết sức mạnh của một FPGA thiết kế có thể được bắt nguồn từ các thông tin chậm trễ được tạo ra bởi hầu hết các công cụ thực hiện [12]. Như một sự chậm trễ nhập đại diện cho sự chậm trễ được thấy bởi một tín hiệu lái xe nhập do điện dung dọc theo dây,lớn giá trị chậm trễ (này nhỏ) chỉ ra rằng dây dẫn có một lượng lớn điện dung (này nhỏ). Dựa trên báo cáo tự động tạo ra bởi các công cụ thực hiện, người ta có thể mong đợi để khôi phục lại một thông tin rất chính xác về các tín hiệu đang lái xe cao capacitances. Kiến thức netlists thực hiện với thông tin chậm trễ là do đó có liên quan. Nó sẽ cho phép kẻ tấn công để cải thiện các cuộc tấn công.
đang được dịch, vui lòng đợi..
