Now as show in the table, for set a

Now as show in the table, for set and reset inputs we get the respective outputs. If there is a pulse at the set pin and a low level at reset, then flip-flop stores the value one and puts high logic at Q terminal. This state continues until the reset pin gets a pulse while set pin has low logic. This resets the flip-flop so the output Q goes low and this state continues until the flip-flop is set again.
By this way the flip-flop stores one bit of data. Here another thing is Q and Q bar are always opposite.
In a timer the comparator and flip-flop are brought together.
Consider 9V is supplied to the timer, because of the voltage divider formed by the resistor network inside the timer as shown in the block diagram; there will be voltage at the comparator pins. So because of the voltage divider network we will have +6V at the negative terminal of the comparator one. And +3V at the positive terminal of the second comparator.
One another thing is comparator one output is connected to reset pin of flip-flop, so it the comparator one output goes high from low then the flip-flop will reset. And on the other hand the second comparator output is connected to set pin of flip-flop, so if the second comparator output goes high from low the flip-flop sets and stores ONE.

Kết quả (Việt) 1:

Bây giờ là hiển thị trong bảng, để thiết lập và thiết lập lại đầu vào chúng tôi nhận được kết quả đầu ra tương ứng. Nếu có một xung tại đặt pin và mức thấp lúc thiết lập lại, sau đó flip-flop cửa hàng giá trị một và đặt logic cao tại Q terminal. Tình trạng này tiếp tục cho đến khi reset pin được một xung trong khi thiết lập mã pin có logic thấp. Điều này đặt lại flip-flop nên sản lượng Q đi thấp và nhà nước tiếp tục cho đến khi flip-flop thiết lập lại.Bằng cách này flip-flop mua sắm một chút của dữ liệu. Ở đây một điều nữa là Q và Q bar luôn luôn đối diện.Trong một thời gian so sánh và flip-flop được mang lại với nhau.Xem xét 9V cung cấp cho các bộ đếm thời gian, do sự phân chia điện áp được hình thành bởi mạng điện trở trong bộ đếm thời gian như minh hoạ trong sơ đồ khối; sẽ có điện áp tại chân so sánh. Vì vậy, vì điện áp chia mạng chúng tôi sẽ có + 6V tại terminal so sánh một, tiêu cực. Và + 3V tại nhà ga thứ hai so sánh tích cực.Điều một trong những khác là so sánh một đầu ra được kết nối để thiết lập lại pin của flip-flop, do đó, nó ra một so sánh đi cao từ thấp sau đó flip-flop sẽ thiết lập lại. Và mặt khác so sánh lượng thứ hai kết nối để thiết lập mã pin của flip-flop, do đó, nếu so sánh ra lần thứ hai đi cao từ thấp flip-flop bộ và các cửa hàng một.

Kết quả (Việt) 2:

Bây giờ như hiển thị trong bảng, để thiết lập và thiết lập lại các đầu vào chúng tôi nhận được kết quả đầu ra tương ứng. Nếu có một xung tại pin bộ và mức thấp tại thiết lập lại thì flip-flop lưu trữ các giá trị một và đặt logic cao tại Q bị đầu cuối. Trạng thái này tiếp tục cho đến khi pin thiết lập lại được một xung trong khi bộ pin có logic thấp. Này reset flip-flop nên sản lượng Q đi thấp và tình trạng này vẫn tiếp tục cho đến khi các flip-flop được thiết lập lại.
Bằng cách này, các cửa hàng flip-flop một bit dữ liệu. Ở đây điều khác là Q và thanh Q luôn ngược lại.
Trong một giờ so sánh và flip-flop được mang lại với nhau.
Hãy xem xét 9V được cung cấp cho các bộ đếm thời gian, vì sự chia điện áp được hình thành bởi các mạng điện trở bên trong bộ đếm thời gian như trong sơ đồ khối; sẽ có điện áp tại các chân sánh. Vì vậy, vì mạng lưới điện áp chia chúng tôi sẽ có + 6V tại cực âm của bộ so sánh một. Và + 3V tại các thiết bị đầu cuối tích cực của bộ so sánh thứ hai.
Một điều khác là so sánh một đầu ra được kết nối để thiết lập lại pin của flip-flop, vì vậy nó so sánh với một đầu ra đi cao từ thấp thì flip-flop sẽ thiết lập lại. Và mặt khác đầu ra so sánh thứ hai được kết nối với thiết lập pin của flip-flop, vì vậy nếu đầu ra so sánh thứ hai đi cao từ thấp bộ flip-flop và các cửa hàng ONE.