The MPC601 (RISC) is the first of a

The MPC601 (RISC) is the first of a series of PowerPC chips announced by the alliance. It contains fixed length 32-bit wide instructions and three parallel execution units. The three execution units are the Branch Processing Unit
(BPU), Integer Unit (IU) and Floating-point Unit (FPU). Instructions are dispatched to the different execution units
via an Instruction Unit, which can queue up to eight instructions and has a dedicated adder for prefetching.
Instructions and data are fetched from a 32kB unified eight-way, set-associative cache. This cache uses a leastrecently used (LRU) replacement algorithm. The Memory Management Unit supports demand paging for 4kB pages
and supports block addressing for block sizes ranging from 123kB to 8MB.

Kết quả (Việt) 1:

MPC601 (RISC) là người đầu tiên của một loạt các chip PowerPC công bố của liên minh. Huyện này có chiều dài cố định hướng dẫn rộng 32-bit và ba đơn vị thực hiện song song. Các đơn vị thực hiện ba là đơn vị xử lý chi nhánh (BPU), số nguyên đơn vị (IU) và Floating-point đơn vị (FPU). Hướng dẫn được cử đến các đơn vị thực hiện khác nhau thông qua một đơn vị hướng dẫn, mà có thể xếp hàng lên đến tám hướng dẫn và có một adder dành riêng cho tải trước. Hướng dẫn và dữ liệu được lấy từ một 32kB thống nhất tám-cách, kết hợp bộ nhớ cache. Bộ nhớ cache này sử dụng một thuật toán thay thế leastrecently sử dụng (LRU). Đơn vị quản lý bộ nhớ hỗ trợ nhu cầu phân trang cho các trang web 4kB và hỗ trợ khối địa chỉ cho kích thước khối khác nhau, từ 123kB 8MB.

Kết quả (Việt) 2:

Các MPC601 (RISC) là người đầu tiên của một loạt các chip PowerPC của liên minh công bố. Nó chứa chiều dài cố định hướng dẫn rộng 32-bit và ba đơn vị thực hiện song song. Ba đơn vị thực hiện là chế biến Branch Unit
(BPU), Integer Unit (IU) và Floating-point Unit (FPU). Các hướng dẫn được phái đến các đơn vị thực hiện khác nhau
thông qua một đơn vị giảng dạy, trong đó có thể xếp hàng lên đến tám hướng dẫn và có một bộ cộng dành riêng cho nạp trước.
Hướng dẫn và các dữ liệu được lấy từ một 32KB tám cách thống nhất, bộ nhớ cache thiết kết. Bộ nhớ cache này sử dụng một leastrecently sử dụng (LRU) thuật toán thay thế. Các đơn vị quản lý bộ nhớ hỗ trợ nhu cầu phân trang cho các trang 4KB
và hỗ trợ khối địa chỉ đối với khối kích thước khác nhau, từ 123kB tới 8MB.