An Example ProtocolA snooping coher

An Example Protocol
A snooping coherence protocol is usually implemented by incorporating a finite-
state controller in each core. This controller responds to requests from the
processor in the core and from the bus (or other broadcast medium), changing the
state of the selected cache block, as well as using the bus to access data or to inval-
idate it. Logically, you can think of a separate controller being associated with
each block; that is, snooping operations or cache requests for different blocks can
proceed independently. In actual implementations, a single controller allows mul-
tiple operations to distinct blocks to proceed in interleaved fashion (that is, one
operation may be initiated before another is completed, even though only one
cache access or one bus access is allowed at a time). Also, remember that,
although we refer to a bus in the following description, any interconnection net-
work that supports a broadcast to all the coherence controllers and their associated
private caches can be used to implement snooping.
The simple protocol we consider has three states: invalid, shared, and mod-
ified. The shared state indicates that the block in the private cache is potentially
shared, while the modified state indicates that the block has been updated in the
private cache; note that the modified state implies that the block is exclusive.

Figure 5.5 shows the requests generated by a core (in the top half of the table)
Request Source
State of
addressed
cache block
Type of
cache action Function and explanation
Read hit Processor Shared or
modified
Normal hit Read data in local cache.
Read miss Processor Invalid Normal miss Place read miss on bus.
Read miss Processor Shared Replacement Address conflict miss: place read miss on bus.
Read miss Processor Modified Replacement Address conflict miss: write-back block, then place read miss on
bus.
Write hit Processor Modified Normal hit Write data in local cache.
Write hit Processor Shared Coherence Place invalidate on bus. These operations are often called
upgrade or ownership misses, since they do not fetch the data
but only change the state.
Write miss Processor Invalid Normal miss Place write miss on bus.
Write miss Processor Shared Replacement Address conflict miss: place write miss on bus.
Write miss Processor Modified Replacement Address conflict miss: write-back block, then place write miss on
bus.
Read miss Bus Shared No action Allow shared cache or memory to service read miss.
Read miss Bus Modified Coherence Attempt to share data: place cache block on bus and change state
to shared.
Invalidate Bus Shared Coherence Attempt to write shared block; invalidate the block.
Write miss Bus Shared Coherence Attempt to write shared block; invalidate the cache block.
Write miss Bus Modified Coherence Attempt to write block that is exclusive elsewhere; write-back the
cache block and make its state invalid in the local cache.
Figure 5.5 The cache coherence mechanism receives requests from both the core’s processor and the shared
bus and responds to these based on the type of request, whether it hits or misses in the local cache, and the state
of the local cache block specified in the request. The fourth column describes the type of cache action as normal
hit or miss (the same as a uniprocessor cache would see), replacement (a uniprocessor cache replacement miss), or
coherence (required to maintain cache coherence); a normal or replacement action may cause a coherence action
depending on the state of the block in other caches. For read, misses, write misses, or invalidates snooped from the
bus, an action is required only if the read or write addresses match a block in the local cache and the block is valid.
5.2 Centralized Shared-Memory Architectures ■ 359
as well as those coming from the bus (in the bottom half of the table). This pro-
tocol is for a write-back cache but is easily changed to work for a write-through
cache by reinterpreting the modified state as an exclusive state and updating
the cache on writes in the normal fashion for a write-through cache. The most
common extension of this basic protocol is the addition of an exclusive state,
which describes a block that is unmodified but held in only one private cache.
We describe this and other extensions on page 362.
When an invalidate or a write miss is placed on the bus, any cores whose pri-
vate caches have copies of the cache block invalidate it. For a write miss in a
write-back cache, if the block is exclusive in just one private cache, that cache
also writes back the block; otherwise, the data can be read from the shared cache
or memory.
Figure 5.6 shows a finite-state transition diagram for a single private cache
block using a write invalidation protocol and a write-back cache. For simplicity,
the three states of the protocol are duplicated to represent transitions based on
processor requests (on the left, which correspond

Kết quả (Việt) 1:

Một giao thức ví dụMột giao thức tính mạch lạc snooping thông thường được thực hiện bằng cách kết hợp một hữu hạn-nhà nước điều khiển mỗi lõi. Bộ điều khiển này đáp ứng các yêu cầu từ cácbộ vi xử lý lõi và xe buýt (hoặc phương tiện truyền thông phát sóng), thay đổi cácnhà nước của khối đã chọn bộ nhớ cache, cũng như sử dụng xe buýt để truy cập dữ liệu hoặc inval-idate nó. Một cách hợp lý, bạn có thể nghĩ đến một bộ điều khiển riêng biệt được liên kết vớimỗi khối; đó là, snooping hoạt động hoặc yêu cầu bộ nhớ cache cho các khối khác nhau có thểtiến hành một cách độc lập. Trong thực tế triển khai, một bộ điều khiển duy nhất cho phép chống trộm-tiple hoạt động để phân biệt các khối để tiến hành trong xen kẽ thời trang (có nghĩa là, mộthoạt động có thể được bắt đầu trước khi một hoàn thành, mặc dù chỉ có mộtbộ nhớ cache truy cập hoặc truy cập vào một xe buýt được cho phép tại một thời điểm). Ngoài ra, hãy nhớ rằng,mặc dù chúng tôi đề cập đến một chiếc xe buýt trong các mô tả sau đây, bất kỳ kết nối net-việc hỗ trợ một phát sóng tất cả các bộ điều khiển tính mạch lạc và liên kết của họriêng lưu trữ có thể được sử dụng để thực hiện rình mò.Các giao thức đơn giản, chúng ta xem xét có ba trạng thái: không hợp lệ, chia sẻ và mod-ified. Nhà nước được chia sẻ cho thấy rằng khối trong bộ nhớ cache riêng có khả năngchia sẻ, trong khi nhà nước sửa đổi cho thấy rằng các khối đã được Cập Nhật trong cácriêng cache; lưu ý rằng nhà nước sửa đổi ngụ ý rằng các khối là độc quyền.Hình 5.5 cho thấy các yêu cầu được tạo ra bởi một lõi (ở nửa trên của bảng)Yêu cầu mã nguồnBanggiải quyếtkhối bộ nhớ cacheLoại hìnhbộ nhớ cache hành động chức năng và giải thíchĐọc nhấn bộ vi xử lý chia sẻ haySửa đổi lầnNormal lượt đọc dữ liệu trong bộ nhớ cache của địa phương.Đọc Hoa hậu xử lý bình thường không hợp lệ Hoa hậu nơi đọc bỏ lỡ trên xe buýt.Hoa hậu xung đột địa chỉ thay thế chia sẻ bộ xử lý đọc Hoa hậu: nơi tìm hiểu Hoa hậu trên xe buýt.Đọc Hoa hậu địa chỉ thay thế lần xử lý xung đột cuộc thi Hoa hậu: ghi lại khối, sau đó đặt đọc bỏ lỡ trênxe buýt.Viết hit xử lý lần bình thường nhấn ghi dữ liệu trong bộ nhớ cache của địa phương.Viết hit làm mất hiệu lực bộ vi xử lý chia sẻ tính mạch lạc chỗ trên xe buýt. Các hoạt động này thường được gọi làbỏ lỡ nâng cấp hoặc quyền sở hữu, kể từ khi họ không lấy dữ liệunhưng chỉ thay đổi nhà nước.Viết hoa hậu xử lý không hợp lệ bình thường bỏ lỡ ra viết hoa hậu trên xe buýt.Viết hoa hậu địa chỉ thay thế chia sẻ bộ xử lý xung đột cuộc thi Hoa hậu: nơi viết hoa hậu trên xe buýt.Viết hoa hậu địa chỉ thay thế lần xử lý xung đột cuộc thi Hoa hậu: ghi lại khối, sau đó đặt viết hoa hậuxe buýt.Đọc bỏ lỡ xe buýt được chia sẻ không có hành động cho phép chia sẻ bộ nhớ cache hay bộ nhớ dịch vụ đọc Hoa hậu.Đọc bỏ lỡ xe buýt tính mạch lạc lần cố gắng để chia sẻ dữ liệu: đặt bộ nhớ cache khối trên xe buýt và thay đổi trạng tháiđể chia sẻ.Làm mất hiệu lực xe buýt được chia sẻ sự gắn kết cố gắng viết chung khối; làm vô hiệu các khối.Viết bỏ lỡ xe buýt được chia sẻ sự gắn kết cố gắng viết chung khối; làm mất hiệu lực bộ nhớ cache khối.Viết bỏ lỡ xe buýt lần tính mạch lạc cố gắng viết khối đó là độc quyền ở những nơi khác; ghi lại cácbộ nhớ cache khối và làm cho tình trạng của nó không hợp lệ trong bộ nhớ cache của địa phương.Hình 5.5 cơ chế tính mạch lạc của bộ nhớ cache sẽ nhận được yêu cầu từ lõi bộ xử lý và các chia sẻxe buýt và các phản ứng để này dựa trên các loại yêu cầu, cho dù nó chạm hoặc bỏ lỡ trong bộ nhớ cache của địa phương và tiểu bangđệm ẩn cục bộ khối được chỉ rõ trong yêu cầu. Cột thứ tư mô tả các loại bộ nhớ cache hành động như bình thườngnhấn hoặc bỏ lỡ (giống như một bộ nhớ cache bộ xử lý đơn sẽ thấy), thay thế (một bộ xử lý đơn cache thay thế lỡ), hoặctính mạch lạc (cần thiết để duy trì sự gắn kết bộ nhớ cache); một hành động bình thường hoặc thay thế có thể gây ra hành động tính mạch lạctùy thuộc vào nhà nước của các khối trong lưu trữ khác. Đã đọc, bỏ lỡ, ghi nhớ, hoặc invalidates kẻ từ cácxe buýt, một hành động được yêu cầu chỉ khi đọc hoặc viết địa chỉ phù hợp với một khối trong bộ nhớ cache của địa phương và các khối là hợp lệ.5.2 tập trung hóa kiến trúc bộ nhớ chia sẻ ■ 359cũng như những người đến từ xe bus (ở phía dưới một nửa bàn). Pro-tocol là dành cho một bộ nhớ cache ghi lại, nhưng là thay đổi một cách dễ dàng để làm việc cho một ghi quabộ nhớ cache của reinterpreting nhà nước sửa đổi thành một nhà nước độc quyền và Cập Nhậtbộ nhớ cache trên viết trong thời trang bình thường cho các bản ghi thông qua bộ nhớ cache. Hầu hết cácphần mở rộng phổ biến của giao thức cơ bản này là sự bổ sung của một nhà nước độc quyền,đó mô tả một khối mà chưa sửa đổi nhưng được tổ chức tại chỉ có một bộ nhớ cache riêng.Chúng tôi mô tả điều này và phần mở rộng khác trên trang 362.Khi một invalidate hoặc bỏ lỡ ghi được đặt trên xe buýt, bất kỳ lõi mà pri-VATE cache có bản sao của bộ nhớ cache khối làm vô hiệu nó. Đối với bản ghi nhớ trong mộtghi lại bộ nhớ cache, nếu khối độc quyền trong bộ nhớ cache riêng chỉ một, mà bộ nhớ cachecũng viết lại khối; Nếu không, các dữ liệu có thể được đọc từ bộ nhớ cache được chia sẻhoặc bộ nhớ.Con số 5,6 cho thấy một sơ đồ hữu hạn nhà nước chuyển đổi cho một bộ nhớ cache riêng duy nhấtkhối bằng cách sử dụng một giao thức invalidation viết và một bộ nhớ cache ghi lại. Để đơn giản,ba tiểu bang của giao thức được nhân đôi để đại diện cho quá trình chuyển đổi dựa trênbộ xử lý yêu cầu (ở bên trái, tương ứng

Kết quả (Việt) 2:

Ví dụ về giao thức
Một giao thức snooping sự gắn kết thường được thực hiện bằng cách kết hợp một finite-
điều khiển nhà nước trong mỗi lõi. Bộ điều khiển này đáp ứng yêu cầu từ các
bộ xử lý trong lõi và từ xe buýt (hoặc vừa phát sóng khác), thay đổi
trạng thái của khối bộ nhớ cache được lựa chọn, cũng như sử dụng xe buýt để truy cập dữ liệu hoặc để inval-
Idate nó. Một cách hợp lý, bạn có thể nghĩ về một điều khiển riêng biệt được liên kết với
từng khối; đó là, rình mò hoạt động hoặc yêu cầu bộ nhớ cache cho các khối khác nhau có thể
tiến hành một cách độc lập. Trong triển khai thực tế, một bộ điều khiển duy nhất cho phép mul-
hoạt động tiple các khối riêng biệt để tiến hành trong thời trang xen kẽ (có nghĩa là, một trong những
hoạt động có thể được bắt đầu trước khi một người được hoàn thành, mặc dù chỉ có một
truy cập bộ nhớ cache hoặc một tuyến xe buýt được cho phép tại một thời điểm) . Ngoài ra, hãy nhớ rằng,
mặc dù chúng tôi đề cập đến một chiếc xe buýt trong các mô tả sau đây, bất kỳ kết nối mạng lưới
công việc hỗ trợ phát sóng đến tất cả các bộ điều khiển gắn kết và liên quan của họ
lưu trữ tư nhân có thể được sử dụng để thực hiện snooping.
Các giao thức đơn giản chúng ta xem xét có ba trạng thái : không hợp lệ, chia sẻ, và vào mô hình
ified. Các nhà nước chia sẻ cho thấy rằng các khối trong bộ nhớ cache tin là có khả năng
chia sẻ, trong khi trạng thái thay đổi chỉ ra rằng khối đã được cập nhật trong
bộ nhớ cache tư nhân; lưu ý rằng các trạng thái thay đổi hàm ý rằng khối này là độc quyền.

Hình 5.5 cho thấy các yêu cầu được tạo ra bởi một lõi (ở nửa trên của bảng)
Yêu cầu Nguồn
Nhà nước
giải quyết
khối bộ nhớ cache
Loại
Chức năng hành động bộ nhớ cache và giải thích
đọc nhấn Processor chung hoặc
sửa đổi
Bình thường hit đọc dữ liệu trong bộ nhớ cache của địa phương.
đọc bỏ lỡ bộ xử lý không hợp lệ thường bỏ lỡ nơi đọc bỏ lỡ trên xe buýt.
đọc bỏ lỡ Processor chung thay thế địa chỉ xung đột nhớ:. nơi đọc bỏ lỡ trên xe buýt
đã đọc bỏ lỡ Processor đổi thay thế địa chỉ xung đột bỏ lỡ: viết lại khối, sau đó đặt đọc bỏ lỡ trên
xe buýt.
Viết đánh Processor đổi bình thường hit Viết dữ liệu trong bộ nhớ cache của địa phương.
Viết đánh Processor Shared Coherence Nơi làm mất hiệu lực trên xe buýt. Các hoạt động này thường được gọi là
nâng cấp hoặc sở hữu nhớ, vì họ không lấy dữ liệu
nhưng chỉ thay đổi trạng thái.
Viết lỡ xử lý không hợp lệ thường bỏ lỡ Nơi ghi nhớ trên xe buýt.
Viết lỡ Processor chung thay thế Địa chỉ xung đột nhớ: nơi ghi nhớ trên xe buýt.
viết lỡ Processor đổi thay thế Địa chỉ xung đột bỏ lỡ: viết lại khối, sau đó đặt ghi nhớ trên
xe buýt.
đọc lỡ xe buýt chung Không hành động cho phép bộ nhớ cache hay bộ nhớ để phục vụ đọc nhớ chia sẻ.
đọc lỡ xe buýt thay đổi Coherence Cố gắng để chia sẻ dữ liệu: khối bộ nhớ cache nơi trên xe buýt và nhà nước thay đổi
để chia sẻ.
làm mất hiệu lực bus shared Coherence Cố gắng để viết khối chia sẻ; hiệu lực của khối.
Viết lỡ xe buýt Shared Coherence Cố gắng để viết khối chia sẻ; hiệu lực của khối bộ nhớ cache.
Viết lỡ xe buýt thay đổi Coherence Cố gắng để viết khối đó là độc quyền ở nơi khác; viết lại các
khối bộ nhớ cache và làm cho nhà nước của nó không hợp lệ trong bộ nhớ cache của địa phương.
Hình 5.5 Cơ chế gắn kết bộ nhớ cache nhận được yêu cầu từ cả hai bộ xử lý của lõi và chia sẻ
xe buýt và đáp ứng những dựa vào loại yêu cầu, cho dù nó chạm hoặc bỏ lỡ trong bộ nhớ cache của địa phương, và các trạng thái
của các khối bộ nhớ cache của địa phương quy định trong yêu cầu. Cột thứ tư mô tả các loại hành động bộ nhớ cache như bình thường
hit hoặc bỏ lỡ (giống như một bộ nhớ cache bộ xử lý đơn sẽ nhìn thấy), thay thế (một lỡ bộ xử lý đơn thay thế bộ nhớ cache), hoặc
gắn kết (yêu cầu duy trì bộ nhớ cache gắn kết); một hành động bình thường hoặc thay thế có thể gây ra một hành động gắn kết
tùy thuộc vào trạng thái của các khối trong bộ nhớ đệm khác. Đối với đọc, nhớ, viết nhớ, hoặc làm mất hiệu lực snooped từ
xe buýt, một hành động được yêu cầu chỉ khi đọc hoặc viết địa chỉ phù hợp với một khối trong bộ nhớ cache của địa phương và khối này là hợp lệ.
5.2 trung Shared-Memory Kiến trúc ■ 359
cũng như những người đến từ các xe buýt (ở nửa dưới của bảng). Trình này
tocol là cho một bộ nhớ cache ghi lại nhưng có thể dễ dàng thay đổi để làm việc cho một ghi thông qua
bộ nhớ cache của reinterpreting các trạng thái thay đổi như là một nhà nước độc quyền và cập nhật
bộ nhớ cache trên viết trong thời trang bình thường đối với một bộ nhớ cache write-through. Nhất
mở rộng phổ biến của giao thức cơ bản này là sự bổ sung của một nhà nước độc quyền,
trong đó mô tả một khối đó là chưa sửa đổi nhưng được tổ chức tại chỉ có một bộ nhớ cache tin.
Chúng tôi mô tả này và các tiện ích trên trang 362.
Khi vô hiệu hoặc một ghi nhớ được đặt trên xe buýt, bất kỳ lõi mà tiên
vate cache có bản sao của khối bộ nhớ cache mất hiệu lực của nó. Đối với một ghi nhớ trong một
bộ nhớ cache ghi lại, nếu khối này là độc quyền chỉ trong một bộ nhớ cache tin, bộ nhớ cache mà
cũng viết lại các khối; nếu không, các dữ liệu có thể được đọc từ bộ nhớ cache dùng chung
hoặc bộ nhớ.
Hình 5.6 cho thấy một sơ đồ chuyển hữu hạn nhà nước cho một bộ nhớ cache tư nhân duy nhất
khối sử dụng một giao thức ghi huỷ bỏ hiệu lực và một bộ nhớ cache ghi lại. Để đơn giản,
ba trạng thái của giao thức được nhân đôi để đại diện cho chuyển tiếp dựa trên
các yêu cầu xử lý (bên trái, tương ứng