This applet demonstrates the static

This applet demonstrates the static two-input NAND and AND gates in CMOS technology. Click the input switches or type the ('a','b') and ('c','d') bindkeys to control the two gates.

The two-input NAND2 gate shown on the left is built from four transistors. The series-connection of the two n-channel transistors between GND and the gate-output ensures that the gate-output is only driven low (logical 0) when both gate inputs A or B are high (logical 1). The complementary parallel connection of the two transistors between VCC and gate-output means that the gate-output is driven high (logical 1) when one or both gate inputs are low (logical 0). The net result is the logical NAND function:

NAND2 AND2

A B | Y A B | Z
--------+----- ------+----
0 0 | 1 0 0 | 0
0 1 | 1 0 1 | 0
1 0 | 1 1 0 | 0
1 1 | 0 1 1 | 1

As shown on the right, the corresponding AND gate is constructed from the NAND followed by a standard static inverter.

Kết quả (Việt) 1:

Applet điều này chứng tỏ hai đầu vào NAND tĩnh và VÀ cổng trong công nghệ CMOS. Nhấp vào chuyển nhập hoặc gõ ('a', 'b') và ('c','d ') bindkeys để kiểm soát các cổng hai.Cửa NAND2 đầu vào hai Hiển thị ở bên trái được xây dựng từ bốn transistor. Nối loạt bóng bán dẫn n kênh hai giữa GND và cổng đầu ra đảm bảo rằng cổng đầu ra chỉ hướng thấp (logic 0) khi cả hai cổng đầu vào A hoặc B là cao (logic 1). Kết nối song song bổ sung của hai transitor giữa VCC và cổng đầu ra có nghĩa là các cổng đầu ra là lái xe cao (logic 1) khi một hoặc cả hai cổng đầu vào rất thấp (logic 0). Kết quả là chức năng NAND hợp lý: NAND2 AND2 A B | Y A B | Z--------+----- ------+---- 0 0 | 1 0 0 | 0 0 1 | 1 0 1 | 0 1 0 | 1 1 0 | 0 1 1 | 0 1 1 | 1Như được hiển thị trên bên phải, VÀ cổng tương ứng được xây dựng từ NAND theo sau bởi một tĩnh inverter tiêu chuẩn.

Kết quả (Việt) 2:

Applet này chứng tỏ NAND hai đầu vào tĩnh và cổng AND trong công nghệ CMOS. Nhấn vào thiết bị chuyển mạch đầu vào hoặc gõ ( 'a', 'b') và ( 'c', 'd') bindkeys để kiểm soát hai cửa.

Hai đầu vào cửa NAND2 hiển thị bên trái được xây dựng từ bốn transistor. Các loạt kết nối của hai bóng bán dẫn n-kênh giữa GND và cổng đầu ra đảm bảo rằng các cổng đầu ra chỉ được hướng thấp (logic 0) khi cả hai đầu vào cổng A hoặc B là cao (logic 1). Các kết nối song song bổ sung của hai bóng bán dẫn giữa VCC và cổng đầu ra có nghĩa là các cổng đầu ra được định hướng cao (logic 1) khi một hoặc cả hai cổng đầu vào thấp (logic 0). Kết quả có được chức năng NAND hợp lý:

NAND2 AND2

AB | YAB | Z
-------- + ----- ------ + ----
0 0 | 1 0 0 | 0
0 1 | 1 0 1 | 0
1 0 | 1 1 0 | 0
1 1 | 0 1 1 | 1

Khi hiển thị bên phải, các cổng tương ứng và được xây dựng từ NAND theo sau là một biến tần tĩnh chuẩn.