Most GO materials show a p-type sem

Most GO materials show a p-type semiconductor property,
7,51,52 in which holes are the main charge carriers. To testify the semiconducting properties of the GON and to determine the
type of carrier in the electrical transports, GON field effect
transistors were fabricated. The as-grown GON with a thickness
of 72 nm was transferred onto a SiO2/Si substrate, followed by
annealing at 700 C under N2 atmosphere for 120 seconds (the
thickness was reduced to 58 nm after annealing). A 200 nm thick
gold film was thermally evaporated onto the sample using
a metal mask to form source and drain electrodes. The 300 nm
thick layer of SiO2 functioned as dielectric material. Fig. 7(c)
shows that IDS increases linearly with increasing VDS at a given
VGS. IDS increases with increasing VGS at a given VDS, meaning
that the GON FET exhibits a field effect response. Fig. 7(d)
shows the gate voltage (VGS) dependence of drain current (IDS) at
70 V drain voltage (VDS). Fig. 7(d) shows that as gate voltage
changes from +70 to 70 V, the conductance of the device
increases, indicating that the transistor behaves as a p-type field
effect transistor. The saturated field-effect mobility of 1.07 
105 cm2 V1 s1 is calculated in the saturation regime using the
equation: IDS
¼ (mWCi/2L)(VG
 VT)2 and Ci of 11 nF cm2 for
300 nm SiO2. The obtained on/off ratio of the drain current is
1.07, which is comparable to the typical GO based FET prepared
by the top-down method.53

Kết quả (Việt) 1:

Đặt chuyển vật liệu Hiển thị một bất động sản bán dẫn kiểu p,7,51,52 trong đó có lỗ là chính tính phí tàu sân bay. Để làm chứng các thuộc tính semiconducting của Gòn và để xác định cácloại tàu sân bay trong các tàu vận tải điện, Gòn lĩnh vực hiệu quảbóng bán dẫn đã được chế tạo. Gòn theo tăng trưởng với độ dày72 nm được chuyển vào một bề mặt SiO2/Si, tiếp theo làlàm cho deo ở 700 C dưới N2 khí quyển cho 120 phút (theđộ dày giảm đến 58 nm sau khi tôi hoàn). 200 một nm dàyvàng phim nhiệt bốc hơi vào các mẫu bằng cách sử dụngmột mặt nạ kim loại để tạo thành nguồn và khóa điện cực. 300 nmlớp dày của SiO2 hoạt động như là vật liệu cách điện. Hình 7(c)cho thấy rằng ID tăng tuyến tính với tăng VDS tại một nhất địnhVGS. ID tăng với sự gia tăng VGS tại một cho VDS, có nghĩa làrằng FET Gòn trưng bày một phản ứng có hiệu lực lĩnh vực. Hình 7(d)cho thấy phụ thuộc vào cống hiện tại (ID) cổng điện áp (VGS) tại70 V khóa điện áp (VDS). Hình 7(d) cho thấy rằng như cổng điện ápthay đổi từ + 70 đến 70 V, dẫn thiết bịtăng, chỉ ra rằng bóng bán dẫn cư xử như một lĩnh vực kiểu pbóng bán dẫn có hiệu lực. Di động lĩnh vực-hiệu ứng bão hòa của 1.0710 5 cm2 V 1 s 1 được tính trong việc sử dụng chế độ bão hòa cácphương trình: ID¼ (mWCi / 2L) (VGVT) 2 và Ci 11 nF cm 2 cho300 nm SiO2. Các thu được bật/tắt các tỷ lệ chiều cống là1.07, tương đương với đi tiêu biểu dựa FET chuẩn bịbởi method.53 trên xuống

Kết quả (Việt) 2:

Hầu hết các GO vật liệu cho một tài sản bán dẫn loại p,
7,51,52 trong đó lỗ là các hạt mang điện chính. Để làm chứng các tài sản bán dẫn của GON và để xác định các
loại tàu sân bay trong vận tải điện, GON hiệu quả lĩnh vực
bóng bán dẫn được chế tạo. Như trồng GON với độ dày
72 nm đã được chuyển lên một chất nền SiO2 / Si, tiếp theo là
ủ ở 700? C dưới N2 khí quyển trong 120 giây
(độ dày đã giảm đến 58 nm sau khi ủ). A 200 nm dày
màng vàng được nhiệt bốc hơi lên các mẫu sử dụng
một mặt nạ kim loại để tạo nguồn và máng điện cực. 300 nm
dày lớp SiO2 chức năng như vật liệu điện môi. Sung. 7 (c)
cho thấy rằng IDS tăng tuyến tính với tăng VDS tại một cho
VGS. IDS tăng với tăng VGS tại một VDS nhất định, có nghĩa
rằng các FET GÒN trưng bày một phản ứng hiệu quả lĩnh vực. Sung. 7 (d)
cho thấy điện áp cổng (VGS) phụ thuộc của cống hiện (IDS)
tại? 70 V điện áp cống (VDS). Sung. 7 (d) cho thấy rằng khi điện áp cổng
thay đổi từ 70 đến? 70 V, độ dẫn điện của thiết bị
tăng, cho thấy rằng các bóng bán dẫn hoạt động như một loại p trường
transistor hiệu ứng. ? Bão hòa hiệu ứng trường di động của
1,07??? 10 5 cm2 V 1 s 1 được tính trong chế độ bão hòa bằng cách sử dụng
phương trình: IDS
¼ (mWCi / 2L)
(VG? VT) 2 và Ci 11 nF cm 2 cho
300 nm SiO2. Việc thu được on / off tỷ lệ cống hiện nay là
1,07, có thể so sánh với các GO điển hình dựa FET chuẩn bị
bởi các đầu xuống method.53