a. Give one example of the spatial

a. Give one example of the spatial locality in the code.
b. Give one example of the temporal locality in the code.
4.16 Generalize Equations (4.2) and (4.3), in Appendix 4A, to N-level memory hierarchies.
4.17 A computer system contains a main memory of 32K 16-bit words. It also has a 4K-
word cache divided into four-line sets with 64 words per line. Assume that the cache is initially empty. The processor fetches words from locations 0, 1, 2, . . ., 4351 in that order. It then repeats this fetch sequence nine more times. The cache is 10 times faster than main memory. Estimate the improvement resulting from the use of the cache. Assume an LRU policy for block replacement.
4.18 Consider a cache of 4 lines of 16 bytes each. Main memory is divided into blocks of 16 bytes each. That is, block 0 has bytes with addresses 0 through 15, and so on. Now consider a program that accesses memory in the following sequence of addresses:
Once: 63 through 70
Loop ten times: 15 through 32; 80 through 95
a. Suppose the cache is organized as direct mapped. Memory blocks 0, 4, and so on are assigned to line 1; blocks 1, 5, and so on to line 2; and so on. Compute the hit ratio.
b. Suppose the cache is organized as two-way set associative, with two sets of two lines each. Even-numbered blocks are assigned to set 0 and odd-numbered blocks are assigned to set 1. Compute the hit ratio for the two-way set-associative cache
using the least recently used replacement scheme.
4.19. Consider a memory system with the following parameters:

Kết quả (Việt) 1:

a. cho một ví dụ về các địa phương không gian trong các mã.b. cho một ví dụ về các địa phương thời gian trong các mã.4,16 khái quát về phương trình (4.2) và (4.3), tại phụ lục 4A, với N-cấp bộ nhớ phân cấp.4.17 một hệ thống máy tính chứa một bộ nhớ chính của 32K từ 16-bit. Nó cũng có một 4K-bộ nhớ cache từ được chia thành bốn dòng bộ với 64 từ mỗi dòng. Giả định rằng bộ nhớ cache trống rỗng ban đầu. Bộ vi xử lý fetches từ từ vị trí 0, 1, 2,..., 4351 theo thứ tự đó. Nó sau đó lặp đi lặp lại trình tự lấy này chín lần nữa. Bộ nhớ cache là 10 lần nhanh hơn so với bộ nhớ chính. Ước tính cải thiện kết quả từ việc sử dụng bộ nhớ cache. Giả sử một chính sách LRU khối thay thế.4.18 xem xét một bộ nhớ cache của 4 dòng 16 byte. Bộ nhớ chính được chia thành các khối 16 byte. Có nghĩa là, khối 0 có byte với địa chỉ 0 15 thông qua, và như vậy. Bây giờ hãy xem xét một chương trình truy cập bộ nhớ theo trình tự sau địa chỉ:Một lần: 63 thông qua 70Vòng 10 lần: 15 đến 32; 80 qua 95a. giả sử bộ nhớ cache được tổ chức như là trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và như vậy để dòng 2; và như vậy. Tính toán tỷ lệ trúng.b. giả sử bộ nhớ cache được tổ chức như hai chiều kết hợp, với hai bộ hai dòng. Thậm chí đánh số khối được chỉ định để đặt 0 và đánh số lẻ khối được chỉ định để thiết lập 1. Tính toán tỷ lệ hit cho bộ nhớ cache tập kết hợp hai chiềusử dụng các đề án thay thế ít mới được sử dụng.4,19. Hãy xem xét một hệ thống bộ nhớ với các thông số sau đây:

Kết quả (Việt) 2:

a. Hãy cho một ví dụ về các địa phương không gian trong các mã.
b. Hãy cho một ví dụ về các địa phương thời gian trong các mã.
4.16 khái quát phương trình (4.2) và (4.3), tại Phụ lục 4A, hệ thống phân cấp bộ nhớ N cấp.
4.17 Một hệ thống máy tính có chứa một bộ nhớ chính của 32K từ 16-bit. Nó cũng có một 4K-
bộ nhớ cache từ chia thành bộ bốn dòng với 64 từ trên mỗi dòng. Giả sử rằng bộ nhớ cache ban đầu trống. Processor lấy lời từ các địa điểm 0, 1, 2,. . 4351., Trong thứ tự đó. Sau đó lặp đi lặp lại này lấy chuỗi hơn chín lần. Các bộ nhớ cache là nhanh hơn so với bộ nhớ chính 10 lần. Ước tính cải thiện kết quả từ việc sử dụng bộ nhớ cache. Giả sử một chính sách LRU để thay thế khối.
4.18 Xem xét một bộ nhớ cache của 4 dòng mỗi 16 byte. Bộ nhớ chính được chia thành các khối của mỗi 16 byte. Đó là, khối 0 có byte với các địa chỉ từ 0 đến 15, và như vậy.
Bây giờ hãy xem xét một chương trình truy cập bộ nhớ theo trình tự sau các địa chỉ: Một lần: 63 thông qua 70
vòng mười lần: 15 đến 32; 80 thông qua 95
a. Giả sử bộ nhớ cache được tổ chức như trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và do đó trên dòng 2; và như vậy. Tính toán tỷ lệ hit.
b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp
sử dụng sơ đồ thay thế sử dụng gần đây nhất.
4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: Bây giờ hãy xem xét một chương trình truy cập bộ nhớ theo trình tự sau các địa chỉ: Một lần: 63 thông qua 70 vòng mười lần: 15 đến 32; 80 thông qua 95 a. Giả sử bộ nhớ cache được tổ chức như trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và do đó trên dòng 2; và như vậy. Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: Bây giờ hãy xem xét một chương trình truy cập bộ nhớ theo trình tự sau các địa chỉ: Một lần: 63 thông qua 70 vòng mười lần: 15 đến 32; 80 thông qua 95 a. Giả sử bộ nhớ cache được tổ chức như trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và do đó trên dòng 2; và như vậy. Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: 63 thông qua 70 vòng mười lần: 15 đến 32; 80 thông qua 95 a. Giả sử bộ nhớ cache được tổ chức như trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và do đó trên dòng 2; và như vậy. Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: 63 thông qua 70 vòng mười lần: 15 đến 32; 80 thông qua 95 a. Giả sử bộ nhớ cache được tổ chức như trực tiếp ánh xạ. Bộ nhớ khối 0, 4, và như vậy được gán cho dòng 1; khối 1, 5, và do đó trên dòng 2; và như vậy. Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau: Tính toán tỷ lệ hit. b. Giả sử bộ nhớ cache được tổ chức như hai cách thiết lập liên kết, với hai bộ hai dòng, mỗi dòng. Khối chẵn được giao nhiệm vụ thiết lập 0 và khối số lẻ được phân công để thiết lập 1. Tính tỷ lệ hit cho hai chiều cache thiết kết hợp sử dụng sơ đồ thay thế sử dụng gần đây nhất. 4.19. Xem xét một hệ thống bộ nhớ với các thông số sau:

Kết quả (Việt) 3:

Đáp: đưa ra trong không gian địa phương của Mã Dục là một ví dụ.Trong thời gian tại địa phương cho Mã Dục là một ví dụ.Phương trình (4.16 sẽ 4.2) và (4.3), phụ lục 4A, được lưu trữ cấp cấp n.Hệ thống máy tính 4.17 chứa 16 bit cho 32K từ bộ nhớ chính.Nó cũng có một 4K...Từ bộ nhớ cache được chia thành 4 tập dòng, mỗi dòng 64 chữ.Giả sử cache đầu tiên là rỗng.Xử lý lấy từ vị trí 0, 1, 2,., 4351 một mệnh lệnh.Sau đó lặp lại quá trình này 9 lần.Bộ nhớ cache nhanh hơn bộ nhớ chính nhanh gấp 10 lần.Sử dụng bộ nhớ cache sử dụng ước tính đã mang lại những cải tiến.Giả sử khối thay thế chiến lược LRU.4.18 suy nghĩ mỗi 4 được 16 dòng bộ nhớ cache.Bộ nhớ chính được chia thành 16 byte đô mỗi người.Có nghĩa là, $0 có địa chỉ byte 0 đến 15, chờ đã.Bây giờ được coi là một trong những điều sau chuỗi chương trình trong bộ nhớ địa chỉ truy cập:Một lần nữa: 70 đến 63Chu kỳ 10 lần: 15 đến 32; 80 đến 95Giả sử là ánh xạ trực tiếp của bộ nhớ cache.Khối bộ nhớ 0, 4, chờ đã được chuyển đến đường số 1, 1 đồng, 5 đồng, đợi ở đường dây số 2, chờ đã.Tính toán tỷ lệ trúng mục tiêu.Giả sử cho bộ nhớ cache được tổ chức tập liên quan hai chiều, hai nhóm 2 hàng.Số chẵn đồng được phân cho 10 người thiết lập và lẻ một miếng được phân cho cài đặt% 1.Bộ sưu tập hai chiều của bộ nhớ Cache liên quan tính toán tỷ lệ trúngSử dụng gần đây ít nhất là sử dụng giải pháp thay thế.19 tháng 4.Xét một hệ thống lưu trữ của các tham số có giáp các đô thị: