Network Contribution to Cell Delay

Network Contribution to Cell Delay Variation One component of cell
delay variation is due to events within the network. For packet-switching networks,
packet delay variation can be considerable due to queuing effects at each of the
intermediate switching nodes and the processing time required to analyze packet
headers and perform routing.To a much lesser extent, this is also true of frame delay
variation in frame relay networks. In the case of ATM networks, cell delay variations
due to network effects are likely to be even less than for frame relay. The principal
reasons for this are the following:
• The ATM protocol is designed to minimize processing overhead at intermediate switching nodes. The cells are fixed size with fixed header formats, and
there is no flow control or error control processing required.
• To accommodate the high speeds of ATM networks, ATM switches have had
to be designed to provide extremely high throughput. Thus, the processing
time for an individual cell at a node is negligible.
The only factor that could lead to noticeable cell delay variation within the
network is congestion. If the network begins to become congested, either cells must
be discarded or there will be a buildup of queuing delays at affected switches. Thus,
it is important that the total load accepted by the network at any time not be such as
to cause congestion.
Cell Delay Variation at the UNI Even if an application generates data for
transmission at a constant bit rate, cell delay variation can occur at the source due to
the processing that takes place at the three layers of the ATM model.
Figure 13.9 illustrates the potential causes of cell delay variation. In this example,ATM connections A and B support user data rates of X and Y Mbps, respectively
1X 7 Y2. At the AAL level, data are segmented into 48-octet blocks. Note that on a

Kết quả (Việt) 1:

Đóng góp mạng di động chậm trễ biến đổi một thành phần của tế bàobiến thể chậm trễ là do các sự kiện trong mạng. Mạng chuyển mạch gói,gói chậm trễ biến thể có thể được đáng kể do các tác động xếp hàng tại mỗi của cáccác nút chuyển mạch trung gian và thời gian xử lý cần thiết để phân tích gói tintiêu đề và thực hiện định tuyến. Mức độ thấp hơn nhiều, điều này cũng đúng của sự chậm trễ khungsự thay đổi trong các frame relay mạng. Trong trường hợp của mạng lưới ATM, di động chậm trễ biến thểdo mạng tác động có khả năng được thậm chí ít hơn cho frame relay. Hiệu trưởnglý do cho điều này là như sau:• Máy ATM giao thức được thiết kế để giảm thiểu chi phí xử lý tại các nút chuyển mạch trung gian. Các tế bào được cố định kích thước với các định dạng cố định tiêu đề, vàkhông có không có kiểm soát dòng chảy hoặc lỗi kiểm soát xử lý yêu cầu.• Để phù hợp với tốc độ cao của mạng lưới ATM, thiết bị chuyển mạch ATM đã cóđược thiết kế để cung cấp thông lượng rất cao. Vì vậy, việc xử lýthời gian cho một tế bào cá nhân tại một nút là không đáng kể.Yếu tố duy nhất mà có thể dẫn đến biến thể đáng chú ý di động chậm trễ trong cácmạng là tắc nghẽn. Nếu mạng bắt đầu trở nên tắc nghẽn, hoặc là tế bào phảibị loại bỏ hoặc sẽ có một sự tích tụ của sự chậm trễ xếp hàng tại thiết bị chuyển mạch bị ảnh hưởng. Vì vậy,nó là quan trọng rằng tải tổng được chấp nhận bởi các mạng bất cứ lúc nào không nhưgây ra tắc nghẽn.Di động chậm trễ biến thể tại UNI thậm chí nếu một ứng dụng tạo ra dữ liệu chotruyền dẫn tốc độ bit liên tục, di động chậm trễ biến thể có thể xảy ra tại nguồn dotiến trình diễn ra tại lớp 3 của mô hình ATM.13.9 hình minh hoạ những nguyên nhân tiềm năng của di động chậm trễ biến thể. Trong ví dụ này, ATM kết nối A và B hỗ trợ tốc độ dữ liệu người dùng của X và Y Mbps, tương ứng1 X 7 Y2. Ở cấp độ AAL, dữ liệu được phân đoạn vào 48-octet khối. Lưu ý rằng trên một

Kết quả (Việt) 2:

Mạng di động đóng góp để trễ Biến Một thành phần của tế bào
biến thể chậm trễ là do các sự kiện trong mạng. Đối với các mạng gói chuyển mạch,
gói tin chậm trễ biến đổi có thể là đáng kể do xếp hàng hiệu tại mỗi
nút chuyển mạch trung gian và thời gian xử lý cần thiết để phân tích gói tin
tiêu đề và thực hiện routing.To một mức độ thấp hơn nhiều, điều này cũng đúng trong khung chậm trễ
biến trong các mạng frame relay. Trong trường hợp mạng lưới ATM, biến thể chậm trễ tế bào
do các hiệu ứng mạng là có thể còn thấp hơn so với frame relay. Các chính
lý do cho điều này như sau:
• Các giao thức ATM được thiết kế để giảm thiểu chi phí xử lý tại các nút chuyển mạch trung gian. Các tế bào được kích thước cố định với các định dạng tiêu đề cố định, và
không có điều khiển lưu lượng hoặc kiểm soát lỗi xử lý yêu cầu.
• Để thích ứng với tốc độ cao của mạng lưới ATM, ATM tắc đã
được thiết kế để cung cấp thông lượng cực kỳ cao. Như vậy, việc xử lý
thời gian cho một tế bào riêng lẻ tại một nút là không đáng kể.
Các yếu tố duy nhất có thể dẫn đến biến thể chậm trễ đáng kể tế bào trong
mạng là tắc nghẽn. Nếu mạng bắt đầu trở nên tắc nghẽn, hoặc các tế bào phải
được loại bỏ hoặc sẽ có một sự tích tụ của sự chậm trễ xếp hàng tại công tắc bị ảnh hưởng. Do đó,
điều quan trọng là tổng tải chấp nhận bởi mạng bất cứ lúc nào không được như
gây ùn tắc.
Tế bào chậm trễ Biến tại UNI Thậm chí nếu một ứng dụng tạo ra dữ liệu cho
truyền với một tốc độ bit không đổi, chậm trễ tế bào biến đổi có thể xảy ra ở nguồn do
việc xử lý diễn ra ở ba tầng của mô hình ATM.
Hình 13.9 minh họa các nguyên nhân tiềm tàng của biến thể chậm trễ tế bào. Trong ví dụ này, ATM kết nối A và B hỗ trợ lãi suất dữ liệu người dùng của X và Y Mbps, tương ứng
1X 7 Y2. Ở cấp AAL, dữ liệu sẽ được cắt thành các khối 48-octet. Lưu ý rằng trên một