ExampleUse the following procedure

Example
Use the following procedure to enable the up-counter at each rising edge on the ETR as
soon as a rising edge occurs on TI1 (standard trigger mode with external ETR clock):
1.Configure the external trigger input circuit by writing to the TIM1_ETR register. Write ETF = 0000 (no filter needed in this example). Write ETPS = 00 to disable the prescaler, write ETP = 0 to detect rising edges on the ETR, and write ECE = 1 to enable external clock mode 2.
2. Configure channel 1 to detect rising edges on TI1. Configure the input filter duration (IC1F = 0000). The capture prescaler is not used for triggering and does not need to be configured. The CC1S bits select the input capture source and do not need to be configured either. Write CC1P = 0 in the TIM1_CCER1 register to select rising edge polarity.
3. Configure the timer in trigger mode by writing SMS = 110 in the TIM1_SMCR register. Select TI1 as the input source by writing TS = 101 in the TIM1SMCR register.
A rising edge on TI1 enables the counter and sets the TIF flag. Consequently, the counter
counts on the ETR rising edges.
The delay between the rising edge on TI1 and the actual reset of the counter is due to the
resynchronization circuit on TI1 input. The delay between the rising edge on the ETR and
the actual reset of the counter is due to the resynchronization circuit on the ETRP signal.
Figure 52. Control circuit in external clock mode 2 + trigger mode
COUNTER CLOCK = CK_CNT = CK_PSC
COUNTER REGISTER 34 35 36
ETR
CEN
TIF
TI1

Kết quả (Việt) 1:

Ví dụ
sử dụng quy trình sau để cho phép truy cập mặc tại mỗi cạnh tăng trên ETR là
sớm như một cạnh tăng xảy ra trên TI1 (tiêu chuẩn kích hoạt chế độ với bên ngoài ETR clock):
1.Configure bên ngoài kích hoạt đầu vào mạch bằng cách viết để đăng ký TIM1_ETR. Viết ETF = 0000 (không có bộ lọc cần thiết trong ví dụ này). Viết ETPS = 00 để vô hiệu hóa prescaler, viết ETP = 0 để phát hiện tăng cạnh trên ETR, và viết ECE = 1 để cho phép chế độ đồng hồ bên ngoài 2.
2. Đặt cấu hình các kênh 1 phát hiện tăng cạnh trên TI1. Cấu hình thời gian đầu vào bộ lọc (IC1F = 0000). Chụp prescaler không được sử dụng để kích hoạt và không cần phải được cấu hình. CC1S bit chọn nguồn đầu vào chụp và không cần phải cấu hình một trong hai. Viết CC1P = 0 trong đăng ký TIM1_CCER1 để chọn tăng cạnh cực.
3. Đặt cấu hình bộ đếm thời gian trong kích hoạt chế độ bằng cách viết tin nhắn SMS = 110 trong đăng ký TIM1_SMCR. Chọn TI1 như là các nguồn đầu vào bằng cách viết TS = 101 trong đăng ký TIM1SMCR.
một cạnh tăng trên TI1 cho phép truy cập và đặt cờ TIF. Do đó, truy cập
đếm trên ETR tăng cạnh.
Sự chậm trễ giữa các cạnh tăng trên TI1 và thiết lập lại thực tế của truy cập là do các
resynchronization mạch trên đầu vào TI1. Sự chậm trễ giữa các cạnh tăng trên ETR và
đặt lại thực tế của truy cập là do các mạch resynchronization trên tín hiệu ETRP.
hình 52. Kiểm soát mạch ở bên ngoài đồng hồ chế độ 2 kích hoạt chế độ
đồng hồ số lượt truy cập = CK_CNT = CK_PSC
truy cập đăng ký 34 35 36
ETR
CEN
TIF
TI1

Kết quả (Việt) 2:

Ví dụ
sử dụng các thủ tục sau đây để cho phép truy cập lên ở mỗi cạnh lên trên ETR như
ngay sau khi một cạnh tăng xảy ra trên TI1 (kích hoạt chế độ tiêu chuẩn với đồng hồ ETR ngoài):
1.Configure mạch kích hoạt đầu vào bên ngoài bằng văn bản cho TIM1_ETR đăng ký. Ghi ETF = 0000 (không có bộ lọc cần thiết trong ví dụ này). Viết ETPs = 00 để vô hiệu hóa prescaler, viết ETP = 0 để phát hiện sườn lên trên ETR, và viết giáo dục mầm non = 1 để kích hoạt chế độ đồng hồ bên ngoài 2.
2. Cấu hình kênh 1 để phát hiện sườn lên trên TI1. Cấu hình thời gian lọc đầu vào (IC1F = 0000). Việc bắt giữ prescaler không được sử dụng để kích hoạt và không cần phải được cấu hình. Các bit CC1S chọn nguồn đầu vào chụp và không cần phải được cấu hình hoặc. Viết CC1P = 0 trong TIM1_CCER1 đăng ký để lựa chọn tăng cạnh cực.
3. Cấu hình bộ đếm thời gian trong chế độ kích hoạt bằng cách viết tin nhắn SMS = 110 trong sổ đăng ký TIM1_SMCR. Chọn TI1 là nguồn đầu vào bằng cách viết TS = 101 trong sổ đăng ký TIM1SMCR.
Một góc lên trên TI1 cho phép truy cập và đặt cờ TIF. Do đó, bộ đếm
số lần trên các cạnh ETR tăng.
Sự chậm trễ giữa các cạnh tăng trên TI1 và thiết lập lại thực tế của các truy cập là do các
mạch đồng bộ hoá lại trên TI1 đầu vào. Sự chậm trễ giữa các cạnh tăng trên ETR và
các thiết lập lại thực tế của các truy cập là do các mạch đồng bộ hoá lại trên các tín hiệu ETRP.
mạch Hình 52. điều khiển trong chế độ đồng hồ bên ngoài 2 + kích hoạt chế độ
COUNTER CLOCK = CK_CNT = CK_PSC
THỐNG ĐĂNG KÝ 34 35 36
ETR
CEN
TIF
TI1