7 General-purpose I/Os (GPIO)This s

7 General-purpose I/Os (GPIO)
This section applies to the whole STM32F4xx family, unless otherwise specified.
7.1 GPIO introduction
Each general-purpose I/O port has four 32-bit configuration registers (GPIOx_MODER,
GPIOx_OTYPER, GPIOx_OSPEEDR and GPIOx_PUPDR), two 32-bit data registers
(GPIOx_IDR and GPIOx_ODR), a 32-bit set/reset register (GPIOx_BSRR), a 32-bit locking
register (GPIOx_LCKR) and two 32-bit alternate function selection register (GPIOx_AFRH
and GPIOx_AFRL).
7.2 GPIO main features
● Up to 16 I/Os under control
● Output states: push-pull or open drain + pull-up/down
● Output data from output data register (GPIOx_ODR) or peripheral (alternate function
output)
● Speed selection for each I/O
● Input states: floating, pull-up/down, analog
● Input data to input data register (GPIOx_IDR) or peripheral (alternate function input)
● Bit set and reset register (GPIOx_BSRR) for bitwise write access to GPIOx_ODR
● Locking mechanism (GPIOx_LCKR) provided to freeze the I/O configuration
● Analog function
● Alternate function input/output selection registers (at most 16 AFs per I/O)
● Fast toggle capable of changing every two clock cycles
● Highly flexible pin multiplexing allows the use of I/O pins as GPIOs or as one of several
peripheral functions
7.3 GPIO functional description
Subject to the specific hardware characteristics of each I/O port listed in the datasheet, each
port bit of the general-purpose I/O (GPIO) ports can be individually configured by software
in several modes:
● Input floating
● Input pull-up
● Input-pull-down
● Analog
● Output open-drain with pull-up or pull-down capability
● Output push-pull with pull-up or pull-down capability
● Alternate function push-pull with pull-up or pull-down capability
● Alternate function open-drain with pull-up or pull-down capability
7.3.1 General-purpose I/O (GPIO)
During and just after reset, the alternate functions are not active and the I/O ports are
configured in input floating mode.
The debug pins are in AF pull-up/pull-down after reset:
● PA15: JTDI in pull-up
● PA14: JTCK/SWCLK in pull-down
● PA13: JTMS/SWDAT in pull-up
● PB4: NJTRST in pull-up
● PB3: JTDO in floating state
When the pin is configured as output, the value written to the output data register
(GPIOx_ODR) is output on the I/O pin. It is possible to use the output driver in push-pull
mode or open-drain mode (only the N-MOS is activated when 0 is output).
The input data register (GPIOx_IDR) captures the data present on the I/O pin at every AHB1
clock cycle.
All GPIO pins have weak internal pull-up and pull-down resistors, which can be activated or
not depending on the value in the GPIOx_PUPDR register.

7.3.2 I/O pin multiplexer and mapping
The microcontroller I/O pins are connected to onboard peripherals/modules through a
multiplexer that allows only one peripheral’s alternate function (AF) connected to an I/O pin
at a time. In this way, there can be no conflict between peripherals sharing the same I/O pin.
Each I/O pin has a multiplexer with sixteen alternate function inputs (AF0 to AF15) that can
be configured through the GPIOx_AFRL (for pin 0 to 7) and GPIOx_AFRH (for pin 8 to 15)
registers:
● After reset all I/Os are connected to the system’s alternate function 0 (AF0)
● The peripherals’ alternate functions are mapped from AF1 to AF13
● Cortex™-M4F EVENTOUT is mapped on AF15
This structure is shown in Figure 18 below.
In addition to this flexible I/O multiplexing architecture, each peripheral has alternate
functions mapped onto different I/O pins to optimize the number of peripherals available in
smaller packages.
To use an I/O in a given configuration, proceed as follows:
1. System function
Connect the I/O to AF0 and configure it depending on the function used:
– JTAG/SWD, after each device reset these pins are assigned as dedicated pins
immediately usable by the debugger host (not controlled by the GPIO controller)
– RTC_REFIN: this pin should be configured in Input floating mode
– MCO1 and MCO2: these pins have to be configured in alternate function mode.
. GPIO
Configure the desired I/O as output or input in the GPIOx_MODER register.
3. Peripheral alternate function
For the ADC and DAC, configure the desired I/O as analog in the GPIOx_MODER
register.
For other peripherals:
– Configure the desired I/O as an alternate function in the GPIOx_MODER register
– Select the type, pull-up/pull-down and output speed via the GPIOx_OTYPER,
GPIOx_PUPDR and GPIOx_OSPEEDER registers, respectively
– Connect the I/O to the desired AFx in the GPIOx_AFRL or GPIOx_AFRH register
4. EVENTOUT
Configure the I/O pin used to output the Cortex™-M4F EVENTOUT signal by
connecting it to AF15
7.3.3 I/O port control registers
Each of the GPIOs has four 32-bit memory-mapped control registers (GPIOx_MODER,
GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR) to configure up to 16 I/Os. The
GPIOx_MODER register is used to select the I/O direction (input, output, AF, analog). The
GPIOx_OTYPER and GPIOx_OSPEEDR registers are

Kết quả (Việt) 1:

7 mục đích chung I/Os (GPIO)Phần này áp dụng cho cả gia đình STM32F4xx, trừ khi được chỉ rõ.7.1 giới thiệu GPIOMỗi mục đích chung cổng I/O có bốn cấu hình 32-bit thanh ghi (GPIOx_MODER,GPIOx_OTYPER, GPIOx_OSPEEDR và GPIOx_PUPDR), 2 thanh ghi dữ liệu 32-bit(GPIOx_IDR và GPIOx_ODR), một 32-bit bộ/thiết lập lại đăng ký (GPIOx_BSRR), một 32-bit khóađăng ký (GPIOx_LCKR) và hai chức năng thay thế 32-bit lựa chọn đăng ký (GPIOx_AFRHvà GPIOx_AFRL).7.2 tính năng chính GPIO● lên đến 16 I/Os dưới sự kiểm soát● sản lượng tiểu bang: push-pull hoặc mở cống + pull-pick-up/xuống● sản lượng dữ liệu từ dữ liệu đầu ra đăng ký (GPIOx_ODR) hoặc thiết bị ngoại vi (thay thế chức năngđầu ra)● tốc độ lựa chọn cho mỗi I/O● Nhập tiểu bang: nổi, pull-pick-up/xuống, tương tự● Nhập dữ liệu nhập dữ liệu đăng ký (GPIOx_IDR) hoặc thiết bị ngoại vi (thay thế chức năng input)● Chút thiết lập và thiết lập lại đăng ký (GPIOx_BSRR) truy cập ghi bitwise GPIOx_ODR● Locking chế (GPIOx_LCKR) được cung cấp để đóng băng các cấu hình I/O● chức năng tương tự● chức năng thay thế lựa chọn đầu vào/đầu ra đăng ký (tối đa 16 AFs cho I/O)● nhanh chóng bật/tắt có khả năng thay đổi mỗi đồng hồ hai chu kỳ● pin rất linh hoạt ghép kênh cho phép sử dụng I/O chân như GPIOs hoặc là một trong một sốchức năng thiết bị ngoại vi7.3 GPIO mô tả chức năngTùy thuộc vào phần cứng cụ thể các đặc điểm của mỗi cổng I/O được liệt kê trong các datasheet mỗiPort bit cổng i/o (GPIO) đa năng có thể được cấu hình riêng bằng phần mềmtrong một số chế độ:● Nhập nổi● Nhập kéo lên● kéo xuống đầu vào● Analog● sản lượng mở-cống với kéo lên hay kéo xuống khả năng● sản lượng đẩy-kéo với kéo lên hay kéo xuống khả năng● chức năng thay thế đẩy-kéo với kéo lên hay kéo xuống khả năng● thay thế chức năng mở-cống với kéo lên hay kéo xuống khả năng7.3.1 đa năng i/o (GPIO)Trong khi và chỉ sau khi thiết lập lại, các chức năng khác không phải hoạt động và các cổng I/Ocấu hình trong chế độ nhập nổi.Pins gỡ lỗi là ở AF pull-pick-up/kéo xuống sau khi cài lại:● PA15: JTDI trong kéo lên● PA14: JTCK/SWCLK trong kéo xuống● PA13: JTMS/SWDAT kéo● PB4: NJTRST trong kéo lên● PB3: JTDO vào nổi nướcKhi pin được cấu hình như sản lượng, giá trị bằng văn bản để các dữ liệu đầu ra đăng ký(GPIOx_ODR) là đầu ra trên I/O pin. Nó có thể sử dụng trình điều khiển đầu ra trong push-pullchế độ mở cống (chỉ N-MOS được kích hoạt khi 0 là ra) hoặc chế độ.Đăng ký dữ liệu đầu vào (GPIOx_IDR) bắt các dữ liệu hiện có trên pin I/O ở mỗi AHB1chu kỳ đồng hồ.Tất cả các pins GPIO có yếu nội bộ kéo và điện trở kéo xuống, có thể được kích hoạt hoặckhông phụ thuộc vào giá trị đăng ký GPIOx_PUPDR.7.3.2 I/O pin multiplexer và lập bản đồVi điều khiển I/O pins được kết nối với thiết bị ngoại vi trên tàu/mô-đun thông qua mộtđa cho phép chỉ có một thiết bị ngoại vi của thay thế chức năng (AF) kết nối với một pin I/Otại một thời điểm. Bằng cách này, có thể có không có xung đột giữa các thiết bị ngoại vi chia sẻ cùng một mã pin I/O.Mỗi pin I/O có một đa với 16 chức năng thay thế đầu vào (AF0-AF15) mà có thểđược cấu hình thông qua GPIOx_AFRL (đối với mã pin 0-7) và GPIOx_AFRH (đối với mã pin 8-15)đăng ký:● sau khi thiết lập lại tất cả I/Os được kết nối với các hệ thống khác hoạt động 0 (AF0)● chức năng thay thế các thiết bị ngoại vi được ánh xạ từ AF1 với AF13● Cortex ™-M4F EVENTOUT là ánh xạ trên AF15Cấu trúc này được thể hiện trong hình 18 dưới đây.Ngoài việc này I/O linh hoạt ghép kênh kiến trúc, mỗi thiết bị ngoại vi có thay thếánh xạ lên chân I/O khác nhau để tối ưu hóa số lượng các thiết bị ngoại vi có sẵn trong chức năngCác gói nhỏ hơn.Để sử dụng một I/O trong một cấu hình nhất định, tiến hành như sau:1. Hệ thống chức năngKết nối I/O AF0 và cấu hình nó phụ thuộc vào chức năng sử dụng:-JTAG/SWD, sau khi mỗi thiết đặt lại các chân được chỉ định là dành riêng cho chânngay lập tức có thể sử dụng bởi máy chủ lưu trữ trình gỡ lỗi (không được kiểm soát bởi bộ điều khiển GPIO)-RTC_REFIN: mã pin này nên được cấu hình trong đầu vào chế độ nổi-MCO1 và MCO2: các chân có thể được cấu hình trong chế độ chức năng thay thế.. GPIOĐặt cấu hình bạn muốn I/O sản lượng hoặc đầu vào trong đăng ký GPIOx_MODER.3. thiết bị ngoại vi hàm thay thếADC và DAC, đặt cấu hình I/O mong muốn tương tự trong GPIOx_MODERĐăng ký.Đối với thiết bị ngoại vi khác:-Cấu hình I/O mong muốn như là một chức năng thay thế trong đăng ký GPIOx_MODER-Chọn loại, pull-pick-up/kéo xuống và đầu ra tốc độ thông qua GPIOx_OTYPER,GPIOx_PUPDR và GPIOx_OSPEEDER đăng ký, tương ứng-Kết nối I/O với AFx mong muốn trong việc đăng ký GPIOx_AFRL hoặc GPIOx_AFRH4. EVENTOUTCấu hình I/O pin được sử dụng để ra tín hiệu Cortex ™-M4F EVENTOUT bởikết nối nó với AF157.3.3 I/O port kiểm soát đăng kýMỗi người trong các GPIOs có 4 thanh ghi điều khiển 32-bit bộ nhớ ánh xạ (GPIOx_MODER,GPIOx_OTYPER, GPIOx_OSPEEDR, GPIOx_PUPDR) để đặt cấu hình lên đến 16 I/Os. CácGPIOx_MODER đăng ký được sử dụng để chọn hướng I/O (đầu vào, đầu ra, AF, tương tự). CácGPIOx_OTYPER và GPIOx_OSPEEDR đăng ký