RT-level synthesisRT-level synthesi

RT-level synthesis
RT-level synthesis transforms a behavioral VHDL description into a circuit constructed by
components from a generic RT-level library. The term generic implies that the components
are common to all technologies and thus the library is not technology dependent. The
components can be classified into three categories: functional units, routing units and
storage units. Functional units are used to implement the logic, relational and arithmetic
operators encountered in VHDL code. Routing units are various multiplexers used to
construct the routing structure of a VHDL description, as discussed in Chapters 4 and 5 .
Storage units are registers and latches, which are used only in sequential circuits and are
discussed in Chapter 8.
RT-level synthesis includes the derivatio nand optimization of an RT-level net list. During
the process,VHDL statements are converted into corresponding structural implementation,
somewhat similar to the derivation of conceptual diagrams discussed in Chapters 4 and 5.
Some optimization techniques, such as operator sharing, common code elimination and
constant propagation, can be applied to reduce circuit complexity or to enhance performance. Unlike gate- and cell-level synthesis,optimization at the RT level is performed in
an ad hoc way and its scope is very limited. Good design can drastically alter the RT-level
structure and help software to derive a more effective implementation.

Kết quả (Việt) 1:

RT cấp tổng hợpRT cấp tổng hợp biến hành vi VHDL mô tả thành một mạch được xây dựng bởiCác thành phần từ một thư viện RT cấp chung chung. Thuật ngữ chung ngụ ý rằng các thành phầnrất phổ biến cho tất cả các công nghệ và do đó là thư viện không phải là công nghệ phụ thuộc. Cácthành phần có thể được phân thành ba loại: đơn vị chức năng, định tuyến đơn vị vàđơn vị lưu trữ. Các đơn vị chức năng được sử dụng để thực hiện các logic, quan hệ và số họcCác nước sử dụng gặp phải trong VHDL mã. Định tuyến các đơn vị có các multiplexers được sử dụng đểxây dựng cấu trúc định tuyến của một mô tả VHDL, như được thảo luận trong chương 4 và 5.Đơn vị lưu trữ là đăng ký và chốt, được sử dụng chỉ trong mạch tuần tự vàthảo luận trong chương 8.RT cấp tổng hợp bao gồm tối ưu hóa một danh sách net RT-cấp derivatio nand. Trong thời gianquá trình này, VHDL báo cáo được chuyển đổi thành thực hiện cấu trúc tương ứng,hơi tương tự như các derivation sơ đồ khái niệm, thảo luận trong chương 4 và 5.Một số kỹ thuật tối ưu hóa, chẳng hạn như các nhà điều hành chia sẻ, phổ biến loại bỏ mã vàthường xuyên tuyên truyền, có thể được áp dụng để làm giảm mạch phức tạp hoặc để nâng cao hiệu suất. Không giống như các cổng và di động mức độ tổng hợp, tối ưu hóa độ RT được thực hiện trongmột cách đặc biệt và phạm vi của nó là rất hạn chế. Thiết kế tốt có thể đáng kể làm thay đổi mức RTphần mềm cấu trúc và giúp đỡ để lấy được một thực hiện có hiệu quả hơn.

Kết quả (Việt) 2:

Tổng hợp RT cấp
RT cấp tổng hợp biến mô tả VHDL hành vi thành một mạch được xây dựng bởi
các thành phần từ một thư viện RT cấp chung chung. Các thuật ngữ chung hàm ý rằng các thành phần
chung cho tất cả các công nghệ và do đó thư viện không phải là công nghệ phụ thuộc. Các
thành phần có thể được phân thành ba loại: đơn vị chức năng, các đơn vị tuyến và
các đơn vị lưu trữ. Đơn vị chức năng được sử dụng để thực hiện logic, quan hệ và số học
khai thác gặp phải trong mã VHDL. Đơn vị Routing là ghép kênh khác nhau được sử dụng để
xây dựng các cấu trúc định tuyến của một mô tả VHDL, như đã thảo luận trong chương 4 và 5.
Đơn vị lưu trữ là các thanh ghi và chốt, mà chỉ được sử dụng trong các mạch tuần tự và được
thảo luận trong Chương 8.
RT cấp tổng hợp bao gồm các derivatio nand tối ưu hóa của một danh sách ròng RT cấp. Trong
quá trình này, báo cáo VHDL được chuyển đổi thành thực hiện cấu trúc tương ứng,
tương tự như nguồn gốc của sơ đồ khái niệm được thảo luận trong chương 4 và 5.
Một số kỹ thuật tối ưu hóa, chẳng hạn như chia sẻ điều hành, loại bỏ mã phổ biến và
tuyên truyền liên tục, có thể được áp dụng để giảm mạch phức tạp hoặc để nâng cao hiệu suất. Không giống như gate- và tế bào cấp tổng hợp, tối ưu hóa ở mức RT được thực hiện trong
một cách đặc biệt và phạm vi của nó là rất hạn chế. Thiết kế tốt mạnh có thể làm thay đổi RT cấp
cấu trúc và giúp phần mềm để lấy được một việc thực hiện có hiệu quả hơn.

Kết quả (Việt) 3:

Cấp RT Tổng hợpRT Tổng hợp sẽ cấp VHDL mô tả thành mạch cấu thành hành viTừ phổ biến loại kho cấp thành phần.Thuật ngữ chung có nghĩa là các thành phần.Tất cả là của chung, kỹ thuật, do đó, thư viện là không phụ thuộc vào công nghệ.Cái nàyCác thành phần có thể chia làm ba loại: chức năng định tuyến đơn vị, đơn vị vàĐơn vị lưu trữ.Đơn vị được dùng để thực hiện chức năng, và các thuật toán logic.Trong hoạt động kinh doanh gặp VHDL code.Được sử dụng trong các đơn vị tuyến MUXStencilsTạo ra một tuyến đường của VHDL mô tả cấu trúc, trong chương 4 và 5 bàn.Đơn vị lưu trữ là đăng ký và cái chốt, nó chỉ được sử dụng trong mạch, vàTrong chương thứ 8 trong cuộc thảo luận.Cấp RT Tổng hợp bao gồm mạng lưới cấp RT bảng bản lý lịch và tối ưu hóa.ỞQuá trình chuyển đổi thành tương ứng với cấu trúc của VHDL tuyên bố đạt được,Hơi tương tự như trong chương 4 và 5 chương bàn về khái niệm của suy luận của bản đồ.Một số công nghệ tối ưu hóa, như điều hành chia sẻ, phổ biến loại bỏ và mãNgoài ra, có thể áp dụng để giảm sự phức tạp của mạch hay cải thiện hiệu suất.Cổng AND và cấp độ tế bào ở mức tối ưu hóa tổng hợp, một loại hànhMột cách đặc biệt, phạm vi của nó rất hạn chế.Được thiết kế để có thể thay đổi biên độ lớn cấp liên quan.Cấu trúc phần mềm và giúp đỡ để có được hiệu quả hơn đã trở thành hiện thực.