While the access latency of DRAM is

While the access latency of DRAM is fundamentally limited by the DRAM array, DRAM has very high potential bandwidth because each internal read is actually a row of many thousands of bits. To make more of this bandwidth available to users, a double data rate interface was developed. This uses the same commands, accepted once per cycle, but reads or writes two words of data per clock cycle. The DDR interface accomplishes this by reading and writing data on both the rising and falling edges of the clock signal. In addition, some minor changes to the SDR interface timing were made in hindsight, and the supply voltage was reduced from 3.3 to 2.5 V. As a result, DDR SDRAM is not backwards compatible with SDR SDRAM.

DDR SDRAM (sometimes called DDR1 for greater clarity) doubles the minimum read or write unit; every access refers to at least two consecutive words.

Typical DDR SDRAM clock rates are 133, 166 and 200 MHz (7.5, 6, and 5 ns/cycle), generally described as DDR-266, DDR-333 and DDR-400 (3.75, 3, and 2.5 ns per beat). Corresponding 184-pin DIMMs are known as PC-2100, PC-2700 and PC-3200. Performance up to DDR-550 (PC-4400) is available for a price.

Kết quả (Việt) 1:

Trong khi độ trễ truy cập Dram về cơ bản được giới hạn bởi các mảng DRAM, DRAM có băng thông tiềm năng rất cao vì mỗi đọc nội bộ thực sự là một hàng ngàn nhiều bit. Để thực hiện nhiều băng thông này có sẵn cho người dùng, một đôi dữ liệu tỷ lệ giao diện đã được phát triển. Điều này sử dụng các lệnh tương tự, chấp nhận một lần cho mỗi chu kỳ, nhưng đọc hoặc viết hai từ dữ liệu cho mỗi chu kỳ đồng hồ. Giao diện DDR hoàn thành điều này bằng cách đọc và ghi dữ liệu vào cả các tăng cao và rơi xuống cạnh của tín hiệu đồng hồ. Ngoài ra, một số thay đổi nhỏ để thời gian giao diện SDR đã được thực hiện trong hindsight, và cung cấp điện áp từ 3.3 giảm xuống còn 2,5 V. Kết quả là, DDR SDRAM là không tương thích ngược với SDR SDRAM.DDR SDRAM (đôi khi gọi là DDR1 cho rõ ràng hơn) đôi tối thiểu đọc hay ghi đơn vị; Mọi truy cập vào đề cập đến ít nhất hai liên tiếp lời.Tỷ giá đồng hồ DDR SDRAM điển hình là 133, 166 và 200 MHz (7.5, 6 và 5 ns/chu kỳ), thường được mô tả như là DDR 266, DDR-333 và DDR-400 (3,75, 3, và 2,5 ns mỗi nhịp). Tương ứng 184-pin DIMM được biết đến như PC-2100, PC-2700 và PC-3200. Hiệu suất lên đến DDR-550 (PC-4400) có sẵn với một mức giá.

Kết quả (Việt) 2:

Trong khi độ trễ truy cập của DRAM là về cơ bản bị hạn chế bởi các mảng DRAM, DRAM có băng thông tiềm năng rất cao bởi vì mỗi đọc nội bộ thực sự là một hàng nhiều ngàn bit. Để làm cho nhiều băng thông này có sẵn cho người dùng, giao diện tốc độ dữ liệu tăng gấp đôi đã được phát triển. Này sử dụng các lệnh tương tự, chấp nhận một lần mỗi chu kỳ, nhưng đọc hoặc viết hai từ dữ liệu trên mỗi chu kỳ đồng hồ. Giao diện DDR thực hiện việc này bằng cách đọc và ghi dữ liệu trên cả sườn lên và xuống của tín hiệu đồng hồ. Ngoài ra, một số thay đổi nhỏ đến thời gian giao diện SDR đã được thực hiện trong nhận thức muộn màng, và cung cấp điện áp được giảm 3,3-2,5 V. Kết quả là, DDR SDRAM là không tương thích ngược với SDR SDRAM.

DDR SDRAM (đôi khi được gọi là DDR1 cho lớn rõ ràng) tăng gấp đôi mức tối thiểu đọc hoặc đơn vị viết; mỗi truy cập đề cập đến ít nhất hai từ liên tiếp.

Điển hình DDR SDRAM tốc độ xung nhịp là 133, 166 và 200 MHz (7,5, 6, và 5 ns / chu kỳ), thường được mô tả như DDR-266, DDR-333 và DDR-400 (3,75 , 3 và 2,5 ns mỗi nhịp). Tương ứng với DIMM 184-pin được gọi là PC-2100, PC-2700, PC-3200. Hiệu suất lên đến DDR-550 (PC-4400) có sẵn cho một mức giá.