Although the appearance of VHDL cod

Although the appearance of VHDL code is very different from a schematic diagram,VHDL
code is just another way to describe a circuit. Synthesis software carries out a series of
refinements and transforms a textual VHDL description to a cell-level netlist. Although
software can perform simplificationand local optimization,it does not know the meaning
or intention of the code and cannot exploit alternative designs or change the architectural
of the circuit.
The quality of a design and its description are two independent factors. We can express
the initial design by a schematic diagram or by a textual VHDL program. Similarly,we
can realize and synthesize the design either manually by paper and pencil or automatically
by synthesis software. Using VHDL and synthesis software does not lead automatically
to either a good or a bad design. VHDL descriptionand synthesis software,however, can

Kết quả (Việt) 1:

Mặc dù sự xuất hiện của VHDL mã là rất khác nhau từ một biểu đồ vẽ sơ đồ, VHDLMã là chỉ là một cách để mô tả một mạch. Tổng hợp phần mềm thực hiện một loạt cáccải tiến và biến đổi mô tả VHDL văn bản để netlist cấp độ tế bào. Mặc dùphần mềm có thể thực hiện tối ưu hóa địa phương simplificationand, không biết ý nghĩahoặc ý định mã số và không thể khai thác thay thế thiết kế hoặc thay đổi trong kiến trúccủa mạch.Chất lượng của một thiết kế và mô tả của nó là hai yếu tố độc lập. Chúng tôi có thể nhậnthiết kế ban đầu bằng một biểu đồ vẽ sơ đồ hoặc một chương trình VHDL văn bản. Tương tự, chúng tôicó thể nhận ra và tổng hợp các thiết kế thủ công bằng giấy và bút chì hoặc tự độngphần mềm tổng hợp. VHDL và tổng hợp các phần mềm không dẫn tự độngmột tốt hoặc tình trạng thiết kế. VHDL descriptionand tổng hợp phần mềm, Tuy nhiên, có thể

Kết quả (Việt) 2:

Mặc dù sự xuất hiện của mã VHDL là rất khác nhau từ một sơ đồ schematic, VHDL
code chỉ là một cách khác để mô tả một mạch. Phần mềm tổng hợp thực hiện một loạt các
cải tiến và biến đổi một mô tả VHDL văn bản đến một netlist bào cấp. Mặc dù
phần mềm có thể thực hiện tối ưu hóa địa phương simplificationand, nó không biết ý nghĩa
hay mục đích của mã và không thể khai thác thiết kế thay thế hoặc thay đổi kiến trúc
của mạch.
Chất lượng của một thiết kế và mô tả của nó là hai yếu tố độc lập. Chúng tôi có thể thể hiện
các thiết kế ban đầu của một sơ đồ hoặc bởi một chương trình VHDL văn bản. Tương tự như vậy, chúng ta
có thể nhận ra và tổng hợp các thiết kế hoặc bằng tay bằng giấy và bút chì hoặc tự động
bằng phần mềm tổng hợp. Sử dụng VHDL và phần mềm tổng hợp không dẫn tự động
hoặc là một tốt hay một thiết kế xấu. VHDL phần mềm tổng hợp descriptionand, tuy nhiên, có thể

Kết quả (Việt) 3:

Mặc dù sự xuất hiện của VHDL code là một sơ đồ khác, VHDLMã chỉ mô tả một cách mạch khác.Phần mềm tổng hợp đã tiến hành một loạtCải tiến và chuyển đổi văn bản cấp VHDL mô tả các tế bào lưới bảng.Mặc dùPhần mềm có thể được đơn giản hóa tối ưu hóa địa phương của Ý, nó không biết.Hay mục đích sử dụng mã, không thể thay thế hoặc thay đổi thiết kế kiến trúcMạch điện.Chất lượng và thiết kế của nó được mô tả là hai yếu tố độc lập.Chúng tôi có thể bày tỏThiết kế sơ bộ của sơ đồ hoặc văn bản trình VHDL.Như vậy, chúng ta.Có thể thực hiện và tổng hợp, cho dù đó là giấy và bút chì thiết kế thủ công hoặc tự động.Qua tổng hợp phần mềm.Dùng phần mềm tự động dẫn đến không VHDL và tổng hợpHoặc là một người tốt hay xấu thiết kế.VHDL mô tả phần mềm và tổng hợp, nhưng có thể