• Bit 1 – EEWE: EEPROM Write Enable

• Bit 1 – EEWE: EEPROM Write Enable
The EEPROM Write Enable Signal EEWE is the write strobe to the EEPROM. When
address and data are correctly set up, the EEWE bit must be written to one to write the
value into the EEPROM. The EEMWE bit must be written to one before a logical one is
written to EEWE, otherwise no EEPROM write takes place. The following procedure
should be followed when writing the EEPROM (the order of steps 3 and 4 is not
essential):
1. Wait until EEWE becomes zero.
2. Wait until SPMEN in SPMCR becomes zero.
3. Write new EEPROM address to EEAR (optional).
4. Write new EEPROM data to EEDR (optional).
5. Write a logical one to the EEMWE bit while writing a zero to EEWE in EECR.
6. Within four clock cycles after setting EEMWE, write a logical one to EEWE.
The EEPROM can not be programmed during a CPU write to the Flash memory. The
software must check that the Flash programming is completed before initiating a new
EEPROM write. Step 2 is only relevant if the software contains a Boot Loader allowing
the CPU to program the Flash. If the Flash is never being updated by the CPU, step 2
can be omitted. See “Boot Loader Support – Read-While-Write Self-Programming” on
page 241 for details about boot programming.
Caution: An interrupt between step 5 and step 6 will make the write cycle fail, since the
EEPROM Master Write Enable will time-out. If an interrupt routine accessing the
EEPROM is interrupting another EEPROM Access, the EEAR or EEDR reGister will be
modified, causing the interrupted EEPROM Access to fail. It is recommended to have
the global interrupt flag cleared during all the steps to avoid these problems.
When the write access time has elapsed, the EEWE bit is cleared by hardware. The
user software can poll this bit and wait for a zero before writing the next byte. When
EEWE has been set, the CPU is halted for two cycles before the next instruction is
executed.

Kết quả (Việt) 2:

• Bit 1 - EEWE: EEPROM Write Enable
EEPROM Write Enable Signal EEWE là ghi nhấp nháy vào EEPROM. Khi
địa chỉ và dữ liệu được thiết lập một cách chính xác, các bit EEWE phải được ghi vào một để viết các
giá trị vào EEPROM. Các bit EEMWE phải được ghi vào một trước một logic được
ghi vào EEWE, nếu không thì không EEPROM ghi diễn ra. Các thủ tục sau đây
phải được tuân theo khi viết EEPROM (thứ tự các bước 3 và 4 là không
cần thiết):
1. Chờ cho đến khi EEWE trở thành số không.
2. Chờ cho đến khi SPMEN trong SPMCR trở thành số không.
3. Ghi địa chỉ EEPROM mới để EEAR (tùy chọn).
4. Viết dữ liệu EEPROM mới để EEDR (tùy chọn).
5. Viết một hợp lý để các bit EEMWE khi viết một số không để EEWE trong EECR.
6. Trong vòng bốn chu kỳ đồng hồ sau khi thiết lập EEMWE, viết một logic để EEWE.
EEPROM không thể được lập trình trong một CPU ghi vào bộ nhớ Flash. Các
phần mềm phải xem xét rằng việc lập trình Flash được hoàn thành trước khi bắt đầu mới
EEPROM ghi. Bước 2 là chỉ thích hợp nếu các phần mềm có chứa một bộ nạp khởi động cho phép
các CPU để chương trình Flash. Nếu Flash không bao giờ được cập nhật bởi CPU, bước 2
có thể được bỏ qua. Xem "Boot Loader Hỗ trợ - Read-khi-Write Tự Lập trình" trên
trang 241 để biết chi tiết về các chương trình khởi động.
Chú ý: Một ngắt giữa bước 5 và bước 6 sẽ làm cho ghi chu kỳ thất bại, vì
Thầy EEPROM Write Enable sẽ tốn thời gian ngoài. Nếu thường xuyên gián đoạn truy cập vào
EEPROM được làm gián đoạn một EEPROM Access, EEAR hoặc EEDR đăng ký sẽ được
sửa đổi, gây ra gián đoạn truy cập EEPROM để thất bại. Đó là khuyến cáo để có
các cờ ngắt toàn cầu xóa trong tất cả các bước để tránh những vấn đề này.
Khi viết theo thời gian truy cập đã trôi qua, các bit EEWE được xóa bởi phần cứng. Các
phần mềm sử dụng có thể thăm dò ý kiến này chút và chờ đợi cho một số không trước khi viết các byte tiếp theo. Khi
EEWE đã được thiết lập, các CPU được dừng lại cho hai chu kỳ trước lệnh tiếp theo được
thực thi.