Reconfigurable Computing for SpaceG

Reconfigurable Computing for Space

Gregory W. Donohoe1 and James C. Lyke2
[1] University of Idaho, USA
[2] Air Force Research Laboratory, USA
1. Introduction

Reconfigurable computing is an emerging technology with important implications for space systems. Spacecraft serve as sensor platforms to gather, format, possibly screen or interpret, and then downlink sensor data. Once launched, a spacecraft may operate unattended for decades. The trend in spacecraft design is toward more complex and voluminous data, including multispectral and hyperspectral images and synthetic aperture radar, which require extensive on-board data processing. Other on-board computing tasks are navigation, orientation, and communication. As spacecraft grow more sophisticated, the need for higher-performance computing grows also.

Reconfigurable computing allows computing hardware to be configured or “wired” by software to optimize the architecture for the problem at hand. Some early discussions of reconfigurable computing are found in (DeHon, 1996), and Villasenor (Villasenor, 1997). Reconfigurable computers may be implemented on specially-designed hardware, or on Field Programmable Gate Arrays (FPGAs). Hauck and DeHon cover FPGA-based reconfigurable computing very thoroughly their book (Hauck, 2008).

The space environment presents special challenges to the system designer. Chief among these are:

1. Power efficiency. Electrical power is a scarce and expensive commodity for orbiters and deep space probes. In addition, removing heat generated by electronics is very challenging in space, where air cooling is not an option.

2. Minimum size and weight. Increased size and weight increase launch costs, and require more fuel for on-orbit maneuvering.

3. High reliability for long mission life. On-orbit repair is rarely feasible, and the time and monetary cost of replacing a spacecraft are high.

4. Rapid deployment or redeployment of spacecraft to meet new or changing mission requirements.

5. Radiation tolerance. The specific requirements depend on the mission profile, but all spacecraft systems must be designed to cope with cosmic radiation, chiefly heavy ions.

In some space missions, rapid deployment of a new spacecraft, or redeployment of an existing craft, are of high priority. Many of potential benefits of reconfigurability for space are laid out in (Lanza, 2004). Reconfigurability can help designers meet challenges (1) and (2) above by enabling hardware to be reconfigured for different phases of a computational task, resulting in smaller size, lower weight, and reduced power consumption than would be the case if each task required dedicated hardware. For example, in an instrument calibration task, three configurations of a processor were used to capture and format calibration data, and a fourth configuration was used in operational mode, to calibrate data in real time (Sabde, 2003& 2004).

1.1. RADIATION EFFECTS AND THEIR MITIGATION
It is the need for radiation tolerance that sets spacecraft systems apart. There are three basic approaches to radiation protection: shielding, system-level redundancy, and chip-level mitigation. Most spacecraft employ some kind of radiation shielding, but this adds size and weight, and provides only partial protection. System level redundancy, such as Triple Module Redundancy (TMR), protects against radiation-induced soft errors, but increases complexity, weight, and power consumption up to five fold. There is much to be gained by designing microelectronic circuits and systems to be intrinsically resistant to the effects of radiation (Holmes, 2002).

The primary radiation effects of concern in Complementary Metal Oxide (CMOS) integrated circuits are divided into Total Ionizing Dose (TID) and Single Event Effects (SEE), which include Single Event Latchup (SEL), Single Event Upset (SEU), and Single Event Transients (SET).

Total Ionizing Dose (TID). This is caused by the accumulation of ions in the integrated circuit materials, particularly low-grade “field” oxides. The electric charges carried by the trapped ions produce an electric field that alters the behavior of the circuits, most commonly causing leaking between adjacent components. The significance of TID depends on the space mission, as some regions of space carry higher radiation concentrations than others. TID effects are mitigated by choosing an appropriate CMOS process in which materials are pure, and less likely to trap charged particles, and feature dimensions are small enough to enable particles to anneal out as fast as they accumulate. Most modern processes are adequately resistant to TID for space applications.

Single Event Latchup (SEL). This is a pathological condition in which a particle strike induces a current loop in parasitic transistors, which can disable or destroy the device. SEL is mitigated in bulk CMOS processes by adding guard bands of heavily doped silicon which drain away these charges, and weaken the parasitic circuits. Silicon-on-Insulator (SOI) processes are inherently immune to SEL.

Single Event Upset (SEU). This is a soft memory error, induced when the charge deposited by an ion sets or resets a latch, disrupting the state of the digital logic. Latches can be designed at the circuit and layout levels to resist SEU by incorporating redundancy.

Single Event Transients (SET). When an ion strike changes the state of combinational logic, which then propagates into the downstream logic and memory circuits, causing logical malfunction, this is called a Single Event Transient. It is mitigated at the circuit and layout levels by adding redundancy and temporal separation between signals.

Radiation Hardening by Design (RHBD) is a practical strategy for achieving radiation tolerance in digital integrated circuits fabricated with commercial processes. The first step is to select a process that is adequately immune to TID, and to design a standard logic cell library that incorporates SEE and SEL mitigation. A processor can then be synthesized from a hardware description language (HDL) using this cell library. To achieve a practical level of radiation tolerance, the final layout must be completed carefully. For example, the radiation sensitivity of critical circuit elements such as clock trees can be enhanced by increasing the size and drive strength of these elements, enabling them to harmlessly absorb the extra charge. Radiation Hardening by Design (RHBD) can often achieve acceptable levels of radiation tolerance, but exacts a performance cost, as the resulting processor is slower, larger, and consumes more power than an un-hardened equivalent.

2. Data processor options

Embedded computing systems are commonly built around one or more core processor chips. Microprocessors, microcontrollers and digital signal processors (DSPs) are essentially sequential processors, executing one pre-defined instruction at a time. Some processor architectures feature multiple execution units and instruction pipelining to increase throughput, but the execution model is still basically sequential. The design is completed through system and application software. Sequential processors are unquestionably the most flexible processor choice, but they face certain performance limitations. The primary way to increase data throughput in a sequential processor is to reduce the instruction cycle time. Radiation hardening adds delays, which increases instruction cycle time, often very significantly.

High throughput can often be achieved with application-specific integrated circuits (ASICs), semi-custom chips often synthesized from a hardware description language (HDL). ASICs fabricated from commercial processes can be made sufficiently radiation-tolerant for space applications by using a radiation-hard-by-design (RHBD) techniques. As the name implies, however, these chips are inflexible, and cannot usually be retargeted to meet different system requirements. Design schedules are long – months to years – and the non-recurring engineering (NRE) and fabrication costs are high.

Another choice is high-performance field programmable gate arrays (FPGAs), which can be configured to implement computing functions, and are often the platform of choice for reconfigurable computing. By departing from the sequential computing model, data path parallelism, and hence throughput, can be increased. With today’s high-performance FPGAs, however, it is difficult to meet power and radiation requirements for space applications. Originally intended to replace logic gates, they are based on a fine-grained architecture, often requiring millions of configuration registers and interconnect switches. The required circuitry consumes silicon area are and leads to high power consumption. FPGA systems can be hardened against single-event radiation effects or soft errors, at the system level with triple-module redundancy (TMR), but this complicates the hardware significantly and greatly increases the power consumption.

The chapter will focus on processors that are designed specifically for reconfigurable computing, using the Field Programmable Processor Array as a case study (Donohoe, 2007). The goal is to achieve data processing rates comparable to ASICs with flexibility approaching that of software. Energy efficiency is achieved by selecting a data granularity appropriate to numerical processing, which reduces interconnect and configuration complexity by up to three orders of magnitude compared to FPGAs. Radiation tolerance can be built in at the gate level using RHBD techniques, thus avoiding the area and power costs of triple-module redundancy.

2.1. ARCHITECTURES
Spacecraft on-board processing fits in the category of embedded computing, as distinct from general-purpose computing associated with laptop or desktop computers. An embedded computer is designed into a product, is often not detectable as a computer by the users, and is targeted to a comparatively limited range of

Kết quả (Việt) 1:

Reconfigurable máy tính cho không gianGregory W. Donohoe1 và James C. Lyke2[1] Đại học Idaho, Hoa Kỳ[2] không quân nghiên cứu phòng thí nghiệm, Mỹ1. giới thiệuMáy tính reconfigurable, là một công nghệ mới nổi với các ý nghĩa quan trọng đối với hệ thống space. Tàu vũ trụ phục vụ như là nền tảng cảm biến để thu thập, định dạng, có thể cả màn hình hoặc giải thích, và sau đó tải dữ liệu cảm biến. Một khi đưa ra, một tàu vũ trụ có thể hoạt động không cần giám sát trong nhiều thập niên. Xu hướng trong thiết kế tàu vũ trụ là hướng tới hơn phức tạp và chia làm nhiều quyển dữ liệu, bao gồm cả multispectral và hyperspectral hình ảnh và radar khẩu độ tổng hợp, mà yêu cầu xử lý dữ liệu on-board rộng rãi. Các nhiệm vụ on-board máy tính là điều hướng, định hướng và truyền thông. Khi tàu vũ trụ phát triển phức tạp hơn, sự cần thiết cho tính toán hiệu năng cao phát triển cũng.Máy tính reconfigurable cho phép tính toán các phần cứng được đặt cấu hình hoặc "dây" bởi các phần mềm để tối ưu hóa kiến trúc cho vấn đề ở bàn tay. Một số cuộc thảo luận ban đầu của reconfigurable máy tính được tìm thấy trong (DeHon, 1996), và Villasenor (Villasenor, 1997). Reconfigurable máy tính có thể được thực hiện trên phần cứng thiết kế đặc biệt, hoặc trên Field Programmable Gate mảng (FPGAs). Hauck và DeHon bao gồm FPGA-dựa reconfigurable máy tính rất kỹ lưỡng của cuốn sách (Hauck, 2008).Môi trường space quà thách thức đặc biệt cho các nhà thiết kế hệ thống. Trưởng trong số này là:1. năng lượng hiệu quả. Điện là một thứ hàng hóa khan hiếm và đắt tiền cho orbiters và đầu dò không gian sâu. Ngoài ra, loại bỏ nhiệt tạo ra bởi điện tử là rất khó khăn trong không gian, nơi máy làm mát không phải là một lựa chọn.2. tối thiểu kích thước và trọng lượng. Tăng kích thước và trọng lượng tăng chi phí khởi động, và đòi hỏi nhiều nhiên liệu hơn cho khả năng thao diễn trên quỹ đạo.3. cao độ tin cậy cho dài nhiệm vụ cuộc sống. Sửa chữa trên quỹ đạo là hiếm khi khả thi, và thời gian và chi phí tiền tệ thay thế một tàu vũ trụ được cao.4. nhanh chóng triển khai hoặc redeployment của tàu vũ trụ để đáp ứng yêu cầu nhiệm vụ mới hoặc thay đổi.5. bức xạ khoan dung. Các yêu cầu cụ thể phụ thuộc vào cấu hình nhiệm vụ, nhưng tất cả tàu vũ trụ hệ thống phải được thiết kế để đối phó với bức xạ vũ trụ, chủ yếu là các ion nặng.Trong không gian một số nhiệm vụ, triển khai nhanh chóng của một tàu vũ trụ mới, hoặc redeployment của một nghề hiện tại, có ưu tiên cao. Nhiều người trong số các lợi ích tiềm năng của reconfigurability cho không gian được đặt ra trong (Lanza, năm 2004). Reconfigurability có thể giúp nhà thiết kế đáp ứng những thách thức (1) và (2) ở trên bằng cách cho phép các phần cứng để được cấu hình lại cho các giai đoạn khác nhau của một nhiệm vụ tính toán, dẫn đến kích thước nhỏ hơn, giảm cân, và giảm tiêu thụ điện năng hơn sẽ là trường hợp nếu mỗi tác vụ yêu cầu phần cứng chuyên dụng. Ví dụ, trong một nhiệm vụ hiệu chuẩn cụ, ba cấu hình của một bộ xử lý đã được sử dụng để nắm bắt và định dạng dữ liệu hiệu chuẩn, và một cấu hình thứ tư đã được sử dụng trong chế độ hoạt động, hiệu chỉnh dữ liệu trong thời gian thực (Sabde, 2003 & 2004).1.1. BỨC XẠ HIỆU ỨNG VÀ GIẢM NHẸ CỦA HỌNó là sự cần thiết cho khoan dung bức xạ đặt hệ thống tàu vũ trụ ra ngoài. Có ba phương pháp tiếp cận cơ bản để bảo vệ bức xạ: bảo vệ, Hệ thống cấp dư thừa, và chip cấp giảm nhẹ. Hầu hết các tàu vũ trụ sử dụng một số loại bảo vệ bức xạ, nhưng điều này cho biết thêm kích thước và trọng lượng, và cung cấp chỉ bảo vệ một phần. Hệ thống cấp dự phòng, chẳng hạn như ba mô-đun dự phòng (TMR), bảo vệ chống lại bức xạ gây ra lỗi mềm, nhưng tăng phức tạp, trọng lượng, và điện năng tiêu thụ lên đến 5 lần. Có rất nhiều để được thu được bằng cách thiết kế mạch microelectronic và hệ thống để có intrinsically khả năng chịu ảnh hưởng của bức xạ (Holmes, 2002).Những tác động chính bức xạ của mối quan tâm trong mạch tích hợp bổ sung ôxít kim loại (CMOS) được chia thành liều ion hóa tất cả (TID) và duy nhất sự kiện ảnh hưởng (xem), bao gồm Latchup sự kiện duy nhất (SEL), khó chịu sự kiện duy nhất (SEU), và duy nhất sự kiện tạm (bộ).Tổng số ion hóa liều (TID). Điều này là do sự tích tụ ion trong các tài liệu vi mạch, đặc biệt là cấp thấp "lĩnh vực" ôxít. Điện tích thực hiện bởi các sản phẩm ION bị mắc kẹt một điện trường mà thay đổi hành vi mạch, phổ biến nhất gây ra rò rỉ giữa các thành phần liền kề. Ý nghĩa của TID phụ thuộc vào nhiệm vụ space, như một số khu vực của không gian mang nồng độ bức xạ cao hơn những người khác. Hiệu ứng TID được giảm nhẹ bằng cách chọn một quá trình CMOS thích hợp trong đó tài liệu được tinh khiết, và ít có khả năng để bẫy điện hạt, và tính năng kích thước là nhỏ, đủ để cho phép các hạt để trui thép ra nhanh như họ tích lũy. Quá trình hiện đại nhất có đầy đủ khả năng chịu TID cho ứng dụng space.Sự kiện đơn Latchup (SEL). Đây là một tình trạng bệnh lý trong đó một cuộc tấn công hạt gây ra một vòng lặp hiện tại trong bóng bán dẫn ký sinh, mà có thể vô hiệu hóa hoặc tiêu diệt thiết bị. SEL giảm nhẹ ở số lượng lớn CMOS quá trình bằng cách thêm ban nhạc bảo vệ rất nhiều sườn Silicon chảy ra các chi phí, và làm suy yếu các mạch ký sinh trùng. Silic ngày cách điện (SOI) quy trình vốn miễn dịch với muốiSự kiện duy nhất các khó chịu (SEU). Đây là một lỗi bộ nhớ mềm, gây ra khi phí gửi bởi một ion đặt hoặc thiết lập lại một chốt, làm gián đoạn bang logic kỹ thuật số. Thanh dầm tròn có thể được thiết kế ở cấp mạch và bố trí để chống lại SEU bằng cách kết hợp dự phòng.Sự kiện đơn tạm (bộ). Khi một ion tấn công thay đổi trạng thái của luận logic, sau đó lan truyền vào hạ lưu logic và bộ nhớ mạch, gây ra rối loạn chức năng hợp lý, điều này được gọi là một sự kiện duy nhất tạm. Nó giảm nhẹ ở mức mạch và bố trí thêm sự thừa và thời gian chia tách giữa các tín hiệu.Bức xạ cứng bởi thiết kế (RHBD) là một chiến lược thực tế để đạt được khoan dung bức xạ trong mạch tích hợp kỹ thuật số chế tạo với quá trình thương mại. Bước đầu tiên là để chọn một quá trình mà là đầy đủ miễn dịch với TID, và để thiết kế một thư viện di động tiêu chuẩn logic kết hợp SEE và SEL giảm nhẹ. Một bộ xử lý có thể sau đó được tổng hợp từ một phần cứng ngôn ngữ mô tả (HDL) bằng cách sử dụng thư viện di động này. Để đạt được một mức độ thực tế của sự khoan dung bức xạ, bố trí cuối cùng phải được hoàn thành một cách cẩn thận. Ví dụ, độ nhạy bức xạ của mạch quan trọng yếu tố chẳng hạn như đồng hồ cây có thể được tăng cường bằng cách tăng kích thước và lái xe sức mạnh của những yếu tố này, cho phép họ để harmlessly hấp thụ phụ phí. Bức xạ cứng bởi thiết kế (RHBD) thường có thể đạt được mức chấp nhận được về sự khoan dung bức xạ, nhưng exacts một hiệu quả chi phí, là bộ vi xử lý kết quả là chậm hơn, lớn hơn, và tiêu thụ năng lượng nhiều hơn một tương đương un-cứng.2. bộ xử lý dữ liệu tùy chọnHệ thống máy tính nhúng thường được xây dựng xung quanh một hoặc nhiều chip bộ xử lý lõi. Bộ vi xử lý, vi điều khiển và bộ xử lý tín hiệu kỹ thuật số (DSPs) là bộ vi xử lý tuần tự về cơ bản, thực hiện một chỉ dẫn được xác định trước tại một thời điểm. Một số kiến trúc bộ xử lý có nhiều đơn vị thực hiện và chỉ dẫn pipelining để tăng băng thông, nhưng các mô hình thực hiện là vẫn về cơ bản tuần tự. Thiết kế được hoàn thành thông qua hệ thống và ứng dụng phần mềm. Bộ vi xử lý tuần tự unquestionably là sự lựa chọn bộ xử lý linh hoạt nhất, nhưng họ phải đối mặt một số giới hạn hiệu suất. Cách chính để tăng băng thông dữ liệu trong một bộ xử lý tuần tự là để giảm các hướng dẫn chu kỳ thời gian. Bức xạ cứng cho biết thêm sự chậm trễ, mà làm tăng chỉ dẫn thời gian chu kỳ, thường là rất đáng kể.Cao thông thường có thể đạt được với các ứng dụng cụ thể mạch tích hợp (ASICs), tùy chỉnh bán chip thường được tổng hợp từ một ngôn ngữ mô tả phần cứng (HDL). ASICs chế tạo từ quá trình thương mại có thể được thực hiện đầy đủ bức xạ-khoan dung cho space ứng dụng bằng cách sử dụng một kỹ thuật (RHBD) bức xạ-cứng-của-thiết kế. Như tên của nó, Tuy nhiên, những phiến tinh thể là thiếu, và thường không thể được retargeted để đáp ứng yêu cầu hệ thống khác nhau. Lịch trình thiết kế là dài-tháng đến tuổi- và kỹ thuật không định kỳ (TNMT) và chi phí sản xuất cao.Một sự lựa chọn là hiệu suất cao field programmable gate mảng (FPGAs), mà có thể được cấu hình để thực hiện chức năng máy tính, và thường là nền tảng của sự lựa chọn cho máy tính reconfigurable. Bởi khởi hành từ các máy tính thứ tự mẫu, dữ liệu đường dẫn xử lý song song, và do đó thông qua, có thể được tăng lên. Với ngày hôm nay của hiệu suất cao FPGAs, Tuy nhiên, nó là khó khăn để đáp ứng yêu cầu điện và bức xạ cho các ứng dụng space. Ban đầu được dự định thay thế logic gates, họ được dựa trên một kiến trúc hạt mịn, thường đòi hỏi phải hàng triệu đăng ký cấu hình và kết nối thiết bị chuyển mạch. Các mạch yêu cầu tiêu thụ silic lá và dẫn đến mức tiêu thụ năng lượng cao. FPGA hệ thống có thể được cứng chống lại sự kiện đơn bức xạ tác dụng hoặc mềm lỗi, ở cấp độ hệ thống với ba-mô-đun dự phòng (TMR), nhưng điều này làm phức tạp phần cứng một cách đáng kể và làm tăng đáng kể điện năng tiêu thụ.Chương sẽ tập trung vào các bộ vi xử lý được thiết kế đặc biệt cho reconfigurable máy tính, sử dụng các lĩnh vực lập trình xử lý mảng như một nghiên cứu trường hợp (Donohoe, 2007). Mục đích là để đạt được xử lý dữ liệu tỷ giá so sánh với ASICs với tiếp cận của phần mềm linh hoạt. Năng lượng hiệu quả là đạt được bằng cách chọn một độ chi tiết dữ liệu thích hợp để xử lý số, làm giảm dây tín hiệu và cấu hình phức tạp bởi lên đến ba đơn đặt hàng của độ lớn so với FPGAs. Khoan dung bức xạ có thể được xây dựng cổng cấp bằng cách sử dụng kỹ thuật RHBD, do đó tránh các chi phí khu vực và sức mạnh của sự thừa ba-mô-đun.2.1. KIẾN TRÚCTàu vũ trụ xử lý on-board phù hợp trong thể loại của máy tính nhúng, phân ngành công nghiệp máy tính liên quan đến máy tính xách tay hoặc máy tính để bàn máy tính. Một máy tính nhúng được thiết kế thành một sản phẩm, thường không phải là phát hiện như một máy tính bởi những người sử dụng, và được nhắm mục tiêu đến một tương đối hạn chế

Kết quả (Việt) 2:

Computing Reconfigurable cho Space Gregory W. Donohoe1 và James C. Lyke2 [1] Đại học Idaho, USA [2] Air Force Research Laboratory, Mỹ 1. Giới thiệu Reconfigurable máy tính là một công nghệ đang nổi lên với những ý nghĩa quan trọng đối với các hệ thống không gian. Tàu vũ trụ phục vụ như là nền tảng cảm biến để thu thập, định dạng, có thể màn hình hoặc giải thích, và sau đó dữ liệu cảm biến downlink. Sau khi khởi động, một tàu vũ trụ có thể hoạt động không cần giám sát trong nhiều thập kỷ. Những xu hướng trong thiết kế tàu vũ trụ là hướng dữ liệu phức tạp hơn và đồ sộ, bao gồm cả hình ảnh đa phổ và hyperspectral và radar khẩu độ tổng hợp, đòi hỏi mở rộng on-board xử lý dữ liệu. Tác vụ tính toán khác trên tàu đang chuyển hướng, định hướng, và truyền thông. Khi tàu vũ trụ phát triển phức tạp hơn, nhu cầu tính toán hiệu năng cao cũng phát triển. Reconfigurable máy tính cho phép phần cứng máy tính được cấu hình hoặc "dây" của phần mềm để tối ưu hóa kiến trúc cho các vấn đề ở bàn tay. Một số cuộc thảo luận ban đầu của máy tính cấu hình lại được tìm thấy trong (DeHon, 1996), và Villaseñor (Villaseñor, 1997). Máy tính cấu hình lại có thể được thực hiện trên phần cứng thiết kế đặc biệt, hoặc trên Field Programmable Gate Arrays (FPGAs). Hauck và DeHon che FPGA dựa trên máy tính cấu hình lại rất kỹ lưỡng cuốn sách của họ (Hauck, 2008). Các môi trường không gian trình bày những thách thức đặc biệt để các nhà thiết kế hệ thống. Đứng đầu trong số đó là: 1. Hiệu quả năng lượng. Điện là một mặt hàng khan hiếm và đắt tiền cho tàu vũ trụ và thăm dò không gian sâu. Ngoài ra, loại bỏ nhiệt phát ra từ điện tử là rất thách thức trong không gian, nơi mà không khí làm mát không phải là một lựa chọn. 2. Kích thước tối thiểu và trọng lượng. Tăng kích thước và trọng lượng tăng chi phí phóng, và đòi hỏi phải có thêm nhiên liệu cho vào quỹ đạo vận động. 3. Độ tin cậy cao đối với đời sống truyền giáo dài. Trên quỹ đạo sửa chữa là hiếm khi có tính khả thi, và thời gian và chi phí tiền tệ thay thế một tàu vũ trụ cao. 4. Triển khai nhanh chóng hoặc tái triển khai các tàu vũ trụ để đáp ứng yêu cầu nhiệm vụ mới hoặc thay đổi. 5. Khoan dung bức xạ. Các yêu cầu cụ thể phụ thuộc vào hồ sơ nhiệm vụ, nhưng tất cả các hệ thống tàu vũ trụ phải được thiết kế để đối phó với bức xạ vũ trụ, chủ yếu là các ion nặng. Trong một số nhiệm vụ không gian, nhanh chóng triển khai một tàu vũ trụ mới, hoặc tái triển khai của một nghề hiện có, được ưu tiên cao. Nhiều người trong số những lợi ích tiềm năng của reconfigurability cho không gian được đặt ra trong (Lanza, 2004). Reconfigurability có thể giúp các nhà thiết kế đáp ứng những thách thức (1) và (2) ở trên bằng cách cho phép phần cứng để được cấu hình lại cho các giai đoạn khác nhau của một nhiệm vụ tính toán, kết quả là kích thước nhỏ, trọng lượng thấp hơn, và giảm tiêu thụ điện năng hơn sẽ là trường hợp nếu mỗi nhiệm vụ yêu cầu dành riêng phần cứng. Ví dụ, trong một nhiệm vụ cụ hiệu chuẩn, ba cấu hình của một bộ vi xử lý được sử dụng để nắm bắt và định dạng dữ liệu hiệu chuẩn, và một cấu hình thứ tư được sử dụng trong chế độ hoạt động, để hiệu chỉnh dữ liệu trong thời gian thực (Sabde, 2003 & 2004). 1.1. TÁC XẠ VÀ GIẢM THIỂU CỦA HỌ Nó là sự cần thiết cho khả năng chịu bức xạ mà bộ hệ thống tàu vũ trụ ngoài. Có ba phương pháp cơ bản để bảo vệ bức xạ: che chắn, hệ thống cấp dư thừa, giảm thiểu và chip cấp. Hầu hết các tàu vũ trụ sử dụng một số loại bức xạ che chắn, nhưng điều này cho biết thêm kích thước và trọng lượng, và chỉ cung cấp một phần bảo vệ. Mức dự phòng hệ thống, như là Triple đun Redundancy (TMR), bảo vệ chống lại các lỗi nhỏ phóng xạ gây ra, nhưng làm tăng tính phức tạp, trọng lượng, và tiêu thụ điện năng lên đến năm lần. Có nhiều điều để đạt được bằng cách thiết kế mạch vi điện tử và hệ thống để có chất kháng với tác dụng của bức xạ (Holmes, 2002). Tác dụng chính bức xạ đáng quan tâm trong Complementary Metal Oxide (CMOS) mạch tích hợp được chia thành Tổng Ion hóa Dose (TID ) và Single Event Effects (SEE), trong đó bao gồm đơn kiện Latchup (SEL), Sự kiện một Upset (SEU), và đơn kiện quá độ (SET). Tổng số ion hóa Dose (TID). Điều này được gây ra bởi sự tích tụ của các ion trong các vật liệu mạch tích hợp, đặc biệt là cấp thấp "lĩnh vực" oxit. Các điện tích thực của các ion bị mắc kẹt ra một điện trường làm thay đổi hành vi của các mạch, thường gặp nhất gây ra rò rỉ giữa các thành phần liền kề. Tầm quan trọng của TID phụ thuộc vào các sứ mệnh không gian, như một số vùng không gian mang nồng độ phóng xạ cao hơn so với những người khác. Tác TID được giảm nhẹ bằng cách chọn một quá trình CMOS thích hợp trong đó các vật liệu tinh khiết, và ít có khả năng để bẫy các hạt tích điện, kích thước và tính năng là đủ nhỏ để cho phép các hạt bám ra nhanh như họ tích lũy. Hầu hết các quá trình hiện đại có khả năng kháng đầy đủ để TID cho các ứng dụng không gian. Đơn kiện Latchup (SEL). Đây là một tình trạng bệnh lý trong đó một cuộc tấn công hạt gây ra một vòng lặp hiện tại trong các transistor ký sinh, trong đó có thể vô hiệu hóa hoặc phá hủy các thiết bị. SEL được giảm nhẹ trong quá trình CMOS số lượng lớn bằng cách thêm các băng bảo vệ silicon rất nhiều pha tạp mà chảy ra các khoản phí, và làm suy yếu các mạch ký sinh. Silicon-on-Insulator (SOI) các quá trình vốn đã miễn dịch với SEL. Sự kiện một Upset (SEU). Đây là một lỗi bộ nhớ mềm, gây ra khi điện tích lắng đọng do một bộ ion hoặc reset một chốt, phá vỡ trạng thái của logic kỹ thuật số. Chốt có thể được thiết kế ở cấp mạch và bố trí để chống SEU bằng cách kết hợp khả năng dự phòng. Sự kiện một quá độ (SET). Khi một cuộc ion thay đổi trạng thái logic tổ hợp, mà sau đó lan truyền vào logic và bộ nhớ mạch hạ lưu, làm sai lệch hoạt hợp lý, điều này được gọi là một đơn kiện thoáng. Nó được giảm nhẹ ở mức mạch và bố trí bằng cách thêm dư thừa và tách thời gian giữa các tín hiệu. Bức xạ Hardening bởi Design (RHBD) là một chiến lược thực tế để đạt được khả năng chịu bức xạ trong mạch tích hợp kỹ thuật số được chế tạo với các quá trình thương mại. Bước đầu tiên là chọn một quá trình được đầy đủ miễn dịch để TID, và để thiết kế một thư viện di động logic tiêu chuẩn kết hợp SEE và giảm nhẹ SEL. Một bộ xử lý sau đó có thể được tổng hợp từ một ngôn ngữ mô tả phần cứng (HDL) sử dụng thư viện di động này. Để đạt được một mức độ thực tế của bức xạ khoan dung, bố trí cuối cùng phải được hoàn thành một cách cẩn thận. Ví dụ, độ nhạy bức xạ của các nguyên tố mạch quan trọng như cây đồng hồ có thể được tăng cường bằng cách tăng kích thước và sức mạnh của ổ đĩa của các yếu tố, cho phép họ để lại vô hại thu phí thêm. Xạ Hardening bởi Design (RHBD) thường có thể đạt được mức độ chấp nhận được sự khoan dung bức xạ, nhưng cũng kéo theo chi phí thực hiện, như bộ xử lý kết quả là chậm hơn, lớn hơn, và tiêu thụ nhiều năng lượng hơn so với một tương đương un-cứng. 2. Tùy chọn bộ vi xử lý dữ liệu hệ thống máy tính nhúng thường được xây dựng xung quanh một hay nhiều chip xử lý lõi. Bộ vi xử lý, vi điều khiển và xử lý tín hiệu kỹ thuật số (DSP) cơ bản là bộ vi xử lý tuần tự, thực hiện một chỉ thị được xác định trước tại một thời điểm. Một số kiến trúc vi xử lý trang bị nhiều đơn vị thực hiện và hướng dẫn pipelining để tăng thông lượng, nhưng các mô hình thực hiện về cơ bản vẫn là tuần tự. Các thiết kế được hoàn thành thông qua các hệ thống và phần mềm ứng dụng. Bộ vi xử lý tuần tự là không nghi ngờ gì các lựa chọn bộ vi xử lý linh hoạt nhất, nhưng họ phải đối mặt với những hạn chế hiệu suất nhất định. Cách chính để tăng thông lượng dữ liệu trong một bộ xử lý tuần tự là để giảm thời gian chu kỳ lệnh. Bức xạ cứng thêm sự chậm trễ, làm tăng thời gian hướng dẫn chu kỳ, thường là rất đáng kể. thông cao thường có thể đạt được với các ứng dụng cụ thể mạch tích hợp (ASICs), chip bán tùy chỉnh thường được tổng hợp từ một ngôn ngữ mô tả phần cứng (HDL). ASICs chế tạo từ quá trình thương mại có thể được thực hiện đầy đủ bức xạ chịu cho các ứng dụng không gian bằng cách sử dụng một bức xạ-cứng-by-thiết kế (RHBD) kỹ thuật. Như tên của nó, tuy nhiên, những chip là không linh hoạt, và thường không thể được retargeted để đáp ứng yêu cầu hệ thống khác nhau. Thiết kế lịch trình dài - tháng đến nhiều năm - và các chi phí không định kỳ kỹ thuật (TN & MT) và chế tạo rất cao. Một lựa chọn khác là lĩnh vực hiệu suất cao mảng lập trình cổng (FPGAs), có thể được cấu hình để thực hiện các chức năng tính toán, và thường nền tảng của sự lựa chọn cho máy tính cấu hình lại. Bằng cách tách rời khỏi mô hình tuần tự máy tính, đường truyền dữ liệu song song, và vì thế thông, có thể được tăng lên. Với ngày nay hiệu suất cao FPGA, tuy nhiên, nó là khó khăn để đáp ứng yêu cầu năng lượng và bức xạ cho các ứng dụng không gian. Ban đầu dự định thay thế các cổng logic, chúng được dựa trên một kiến trúc hạt mịn, thường đòi hỏi hàng triệu thanh ghi cấu hình và chuyển mạch kết nối. Các mạch cần tiêu thụ khu vực Si và dẫn đến tiêu thụ điện năng cao. Hệ thống FPGA có thể làm cứng chống lại hiệu ứng bức xạ đơn kiện hoặc các lỗi nhỏ, ở cấp độ hệ thống với ba-module dự phòng (TMR), nhưng điều này làm phức tạp thêm các phần cứng đáng kể và làm tăng đáng kể mức tiêu thụ điện năng. Chương này sẽ tập trung vào bộ vi xử lý được thiết kế đặc biệt cho các máy tính cấu hình lại, sử dụng bộ xử lý mảng Field Programmable như một nghiên cứu trường hợp (Donohoe, 2007). Mục đích là để đạt được tốc độ xử lý dữ liệu so sánh với ASICs với sự linh hoạt tiếp cận đó của phần mềm. Hiệu quả năng lượng được thực hiện bằng cách chọn một granularity dữ liệu thích hợp để xử lý số, làm giảm kết nối và cấu hình phức tạp bằng cách lên đến ba đơn đặt hàng của các cường độ so với FPGA. Khoan dung bức xạ có thể được xây dựng tại các cửa khẩu cấp sử dụng các kỹ thuật RHBD, do đó tránh các khu vực và quyền lực chi phí của triple-module dự phòng. 2.1. Kiến trúc Tàu vũ trụ trên tàu chế biến phù hợp trong danh mục của máy tính nhúng, khác với máy tính có mục đích chung kết hợp với máy tính xách tay hoặc máy tính để bàn máy tính. Một máy tính nhúng được thiết kế thành một sản phẩm, thường không thể phát hiện được khi máy tính của người dùng, và được nhắm mục tiêu đến một phạm vi tương đối hạn chế về