The block diagram of the proposed h

The block diagram of the proposed hardware is shown in Fig.13. It consists of selection circuit, mutation circuit, crossover circuit, memory controller, generation management circuit, serial communication circuit, evaluation circuit, FPGA (Filed Programmable Gate Array) board interface circuit, and SRAM. Moreover, the proposed hardware introduces the self-control circuit in each sub circuit as shown in Fig.13. The self-control circuit is required for the handshake of data communication in each circuit and improves independence of each sub circuit.

Kết quả (Việt) 1:

Sơ đồ khối của phần cứng được đề xuất được hiển thị trong Fig.13. Nó bao gồm lựa chọn mạch, đột biến mạch, chéo mạch, điều khiển bộ nhớ, thế hệ quản lý mạch, mạch giao tiếp nối tiếp, đánh giá mạch, FPGA (nộp Programmable Gate Array) Hội đồng quản trị giao diện mạch, và SRAM. Hơn nữa, phần cứng được đề nghị giới thiệu các mạch tự kiểm soát trong mỗi mạch phụ như minh hoạ trong Fig.13. Các mạch tự kiểm soát là cần thiết cho bắt tay truyền số liệu trong mỗi mạch và cải thiện độc lập của mỗi mạch phụ.

Kết quả (Việt) 2:

Sơ đồ khối của phần cứng được đề xuất được thể hiện trong Fig.13. Nó bao gồm các lựa chọn mạch, mạch đột biến, mạch crossover, bộ điều khiển bộ nhớ, quản lý hệ mạch, mạch giao tiếp nối tiếp, mạch đánh giá, FPGA (Nộp Programmable Cổng Array) mạch giao diện bảng, và SRAM. Hơn nữa, các phần cứng được đề xuất giới thiệu các mạch tự kiểm soát trong từng mạch phụ như trong Fig.13. Các mạch tự kiểm soát là cần thiết cho những cái bắt tay của truyền thông dữ liệu trong mỗi mạch và cải thiện sự độc lập của mỗi mạch phụ.