System Generator automatically comp

System Generator automatically compiles designs into low-level representations. The ways in which System Generator compiles a model can vary, and depend on settings in the System Generator block. In addition to producing HDL descriptions of hardware, the tool generates auxiliary files. Some files (e.g., project files, constraints files) assist downstream tools, while others (e.g., VHDL testbench) are used for design verification.

Kết quả (Việt) 1:

Hệ thống máy phát điện tự động biên dịch thiết kế thành biểu diễn ở độ cao thấp. Những cách mà hệ thống phát điện biên dịch một mô hình có thể khác nhau và phụ thuộc vào các cài đặt trong hệ thống máy phát điện khối. Ngoài việc sản xuất HDL mô tả về phần cứng, công cụ tạo ra tập tin phụ trợ. Một số tập tin (ví dụ như các tập tin dự án, hạn chế tập tin) hỗ trợ công cụ về phía hạ lưu, trong khi những người khác (ví dụ như, VHDL testbench) được sử dụng để xác minh thiết kế.

Kết quả (Việt) 2:

Hệ thống phát điện tự động biên dịch thiết kế thành các thể hiện ở mức độ thấp. Các cách thức mà hệ thống phát điện biên dịch một mô hình có thể khác nhau, và phụ thuộc vào các thiết lập trong khối hệ thống phát điện. Ngoài việc sản xuất thiệu HDL của phần cứng, công cụ tạo ra các tập tin phụ trợ. Một số tập tin (ví dụ, tập tin dự án, hạn chế các file) hỗ trợ các công cụ hạ lưu, trong khi những người khác (ví dụ, VHDL testbench) được sử dụng để thẩm tra thiết kế.