Inside Simulink, neither clocks nor

Inside Simulink, neither clocks nor clock enables are required as explicit signals in a System Generator design. When System Generator compiles a design into hardware, it uses the sample rates in the design to deduce what clock enables are needed. To do this, it employs two user-specified values from the System Generator block: the Simulink system period and FPGA clock period. These numbers define the scaling factor between time in a Simulink simulation, and time in the actual hardware implementation. The Simulink system period must be the greatest common divisor (gcd) of the sample periods that appear in the model, and the FPGA clock period is the period, in nanoseconds, of the system clock. If p represents the Simulink system period, and c represents the FPGA system clock period, then something that takes kp units of time in Simulink takes k ticks of the system clock (hence kc nanoseconds) in hardware.

Kết quả (Việt) 1:

Bên trong Simulink, đồng hồ cũng như đồng hồ cho phép được yêu cầu như là tín hiệu rõ ràng trong một thiết kế hệ thống máy phát điện. Khi hệ thống phát điện biên dịch một thiết kế thành phần cứng, nó sử dụng các mẫu trong thiết kế để suy ra những gì đồng hồ cho phép là cần thiết. Để làm điều này, nó sử dụng hai giá trị chỉ định người dùng từ hệ thống máy phát điện khối: Simulink hệ thống giai đoạn và FPGA đồng hồ thời gian. Những con số này xác định hệ số tỉ lệ giữa thời gian trong một mô phỏng Simulink, và thời gian trong việc thực hiện thực tế phần cứng. Khoảng thời gian hệ thống Simulink phải ước chung lớn nhất (gcd) trong những giai đoạn mẫu xuất hiện trong các mô hình, và thời gian đồng hồ FPGA là giai đoạn, trong nanoseconds, đồng hồ hệ thống. Nếu p đại diện cho khoảng thời gian hệ thống Simulink, và c đại diện cho FPGA hệ thống đồng hồ thời gian, sau đó một cái gì đó mà mất kp đơn vị thời gian ở Simulink mất k bọ ve đồng hồ hệ thống (do đó kc nanoseconds) trong phần cứng.

Kết quả (Việt) 2:

Bên trong Simulink, không đồng hồ cũng không đồng hồ cho phép được yêu cầu như là tín hiệu rõ ràng trong một thiết kế hệ thống phát điện. Khi hệ thống phát điện biên dịch một thiết kế vào phần cứng, nó sử dụng các tỷ lệ mẫu trong thiết kế để suy luận những gì đồng hồ cho phép là cần thiết. Để làm điều này, nó sử dụng hai giá trị do người dùng xác định từ khối hệ thống phát điện: hệ thống thời gian Simulink và FPGA kỳ đồng hồ. Những con số này xác định các yếu tố rộng giữa thời gian trong một mô phỏng Simulink, và thời gian trong việc thực hiện phần cứng thực tế. Hệ thống thời gian Simulink phải là ước số chung lớn nhất (UCLN) của các kỳ mẫu xuất hiện trong mô hình, và thời gian FPGA đồng hồ là thời gian, bằng nano giây của đồng hồ hệ thống. Nếu p đại diện cho giai đoạn hệ thống Simulink, và c đại diện cho các hệ thống FPGA kỳ đồng hồ, sau đó một cái gì đó mà có đơn vị kp thời gian trong Simulink mất k ve của đồng hồ hệ thống (vì nano giây kc) trong phần cứng.