Derivation of an efficient, synthes

Derivation of an efficient, synthesizable VHDL description requires two major tasks:
0 Research to find an efficient design.
0 Develop VHDL code that accurately describes the design.
For a problem in digital system development, there is seldom a single unique solution.
A large number of possible designs exist. The resulting implementations differ in size and
performance and their quality may vary significantly. There is no simple, mechanical way
to derive an efficient design. It frequently relies on a designer’s experience, insight and
understanding of the problem.

Kết quả (Việt) 1:

Derivation của một hiệu quả, synthesizable VHDL mô tả yêu cầu hai nhiệm vụ chính:0 nghiên cứu để tìm một thiết kế hiệu quả.0 VHDL phát triển mã một cách chính xác mô tả việc thiết kế.Cho một vấn đề phát triển hệ thống kỹ thuật số, đó là hiếm khi là một giải pháp độc đáo duy nhất.Một số lượng lớn các mẫu thiết kế có thể tồn tại. Kết quả triển khai khác nhau về kích thước vàhiệu suất và chất lượng của họ có thể khác nhau đáng kể. Không cách nào đơn giản, cơ khíđể lấy được một thiết kế hiệu quả. Nó thường xuyên dựa trên kinh nghiệm của một nhà thiết kế, cái nhìn sâu sắc vàsự hiểu biết về các vấn đề.

Kết quả (Việt) 2:

Nguồn gốc của một hiệu quả, synthesizable mô tả VHDL đòi hỏi hai nhiệm vụ chính:
. 0 nghiên cứu để tìm một thiết kế hiệu quả
0 Phát triển mã VHDL mô tả chính xác các thiết kế.
Đối với một vấn đề trong phát triển hệ thống kỹ thuật số, hiếm khi là một giải pháp duy nhất duy nhất.
Một số lượng lớn thiết kế có thể tồn tại. Việc triển khai kết quả khác nhau về kích thước và
hiệu suất và chất lượng của họ có thể thay đổi đáng kể. Không có, cách cơ học đơn giản
để lấy được một thiết kế hiệu quả. Nó thường xuyên dựa trên một thiết kế kinh nghiệm, hiểu biết và
sự hiểu biết về các vấn đề.