I CIRCUIT DESIGN 11 Introduction 31

I CIRCUIT DESIGN 1
1 Introduction 3
1.1 About VHDL 3
1.2 Design Flow 3
1.3 EDA Tools 4
1.4 Translation of VHDL Code into a Circuit 5
1.5 Design Examples 8
2 Code Structure 13
2.1 Fundamental VHDL Units 13
2.2 LIBRARY Declarations 13
2.3 ENTITY 15
2.4 ARCHITECTURE 17
2.5 Introductory Examples 17
2.6 Problems 22
3 Data Types 25
3.1 Pre-Defined Data Types 25
3.2 User-Defined Data Types 28
3.3 Subtypes 29
3.4 Arrays 30
3.5 Port Array 33
3.6 Records 35
3.7 Signed and Unsigned Data Types 35
3.8 Data Conversion 37
3.9 Summary 38
3.10 Additional Examples 38
3.11 Problems 43
4 Operators and Attributes 47
4.1 Operators 47
4.2 Attributes 50
4.3 User-Defined Attributes 52
4.4 Operator Overloading 53
4.5 GENERIC 54
4.6 Examples 55
4.7 Summary 60
4.8 Problems 61
5 Concurrent Code 65
5.1 Concurrent versus Sequential 65
5.2 Using Operators 67
5.3 WHEN (Simple and Selected) 69
5.4 GENERATE 78
5.5 BLOCK 81
5.6 Problems 84
6 Sequential Code 91
6.1 PROCESS 91
6.2 Signals and Variables 93
6.3 IF 94
6.4 WAIT 97
6.5 CASE 100
6.6 LOOP 105
6.7 CASE versus IF 112
6.8 CASE versus WHEN 113
6.9 Bad Clocking 114
6.10 Using Sequential Code to Design Combinational Circuits 118
6.11 Problems 121
7 Signals and Variables 129
7.1 CONSTANT 129
7.2 SIGNAL 130
7.3 VARIABLE 131
7.4 SIGNAL versus VARIABLE 133
7.5 Number of Registers 140
7.6 Problems 151
8 State Machines 159
8.1 Introduction 159
8.2 Design Style #1 160
8.3 Design Style #2 (Stored Output) 168
8.4 Encoding Style: From Binary to OneHot 181
8.5 Problems 183
9 Additional Circuit Designs 187
9.1 Barrel Shifter 187
9.2 Signed and Unsigned Comparators 191
9.3 Carry Ripple and Carry Look Ahead Adders 194
9.4 Fixed-Point Division 198
9.5 Vending-Machine Controller 202
9.6 Serial Data Receiver 208
9.7 Parallel-to-Serial Converter 211
9.8 Playing with a Seven-Segment Display 212
9.9 Signal Generators 217
9.10 Memory Design 220
9.11 Problems 225
II SYSTEM DESIGN 231
10 Packages and Components 233
10.1 Introduction 233
10.2 PACKAGE 234
10.3 COMPONENT 236
10.4 PORT MAP 244
10.5 GENERIC MAP 244
10.6 Problems 251
11 Functions and Procedures 253
11.1 FUNCTION 253
11.2 Function Location 256
11.3 PROCEDURE 265
11.4 Procedure Location 266
11.5 FUNCTION versus PROCEDURE Summary 270
11.6 ASSERT 270
11.7 Problems 271
12 Additional System Designs 275
12.1 Serial-Parallel Multiplier 275
12.2 Parallel Multiplier 279
12.3 Multiply-Accumulate Circuits 285
12.4 Digital Filters 289
12.5 Neural Networks 294
12.6 Problems 301
Appendix A: Programmable Logic Devices 305
Appendix B: Xilinx ISEBModelSim Tutorial 317
Appendix C: Altera MaxPlus IIBAdvanced Synthesis Software
Tutorial 329
Appendix D: Altera Quartus II Tutorial 343
Appendix E: VHDL Reserved Words 355
Bibliography 357
Index 359

Kết quả (Việt) 1:

i thiết kế mạch 1
1 giới thiệu 3
1.1 về VHDL 3
1,2 thiết kế dòng chảy 3
1.3 công cụ thiết kế vi mạch 4
1.4 bản dịch của mã VHDL vào một mạch 5
1,5 thiết kế ví dụ 8
2 cấu trúc mã 13
2.1 đơn vị VHDL cơ bản 13
tờ khai 2.2 thư viện 13
2.3 thực thể 15
2.4 kiến ​​trúc 17
2,5 ví dụ giới thiệu 17
2,6 vấn đề 22
3 kiểu dữ liệu 25
3.1 được xác định trước các kiểu dữ liệu 25
3,2 kiểu dữ liệu người dùng định nghĩa 28
3.3 phân nhóm 29
3,4 mảng 30
3,5 mảng cổng 33
3.6 hồ sơ 35
3,7 ký và các loại dữ liệu unsigned 35
3,8 chuyển đổi dữ liệu 37
3.9 tóm tắt thêm 38
3.10 ví dụ 38
3.11 vấn đề 43
4 nhà khai thác và các thuộc tính 47
4.1 khai thác 47
4.2 thuộc tính 50
4,3 người dùng định nghĩa thuộc tính 52
4,4 điều hành quá tải 53
4,5 chung 54
4,6 ví dụ 55
4.7 tóm tắt 60
4,8 vấn đề 61
5 mã đồng thời 65
5.1 đồng thời so với tuần tự 65
5.2 sử dụng các toán 67
5.3 khi (đơn giản và lựa chọn) 69
78
5.4 tạo ra 5,5 khối 81
5,6 vấn đề 84
6 mã tuần tự 91
6,1 quá trình 91
6.2 tín hiệu và các biến 93
6.3 nếu 94
6.4 đợi 97
6,5 trường hợp 100
6,6 vòng 105
6,7 trường hợp so với nếu 112
6,8 trường hợp so với khi 113
6,9 xấu clocking 114
6.10 sử dụng mã tuần tự để thiết kế mạch tổ hợp 118
6.11 vấn đề 121
7 tín hiệu và biến 129
7.1 liên tục 129
7.2
7.3 tín hiệu 130 biến 131
7.4 tín hiệu so với biến 133
7,5 số đăng ký 140
7,6 vấn đề 151
8 máy nhà nước 159
8.1 giới thiệu 159
8.2 phong cách thiết kế # 1 160
8.3 phong cách thiết kế # 2 (lưu trữ đầu ra) 168
8.4 mã hóa phong cách: từ nhị phân để onehot 181
8,5 vấn đề bổ sung 183
9 mạch thiết kế 187
9.1 shifter thùng 187
9.2 ký và comparators unsigned 191
9.3 mang gợn và mang nhìn về phía trước bộ cộng 194
9.4 phân chia điểm cố định 198
9,5 bán hàng tự động máy điều khiển 202
9,6 nhận dữ liệu nối tiếp 208
9,7 chuyển đổi song song sang nối tiếp 211
9.8 chơi với một hiển thị bảy đoạn 212
9,9 máy phát tín hiệu 217
9.10 thiết kế bộ nhớ 220
9.11 vấn đề 225
ii thiết kế hệ thống 231
10 gói và các thành phần 233
10.1 giới thiệu 233
10,2 gói 234
10,3 phần bản đồ 236
10,4 cổng 244
10,5 bản đồ chung 244
10,6 vấn đề 251
11 chức năng và thủ tục 253
11.1 chức năng 253
11.2 chức năng vị trí 256
11,3 thủ tục vị trí 265
11,4 thủ tục 266
11.5 chức năng so với bản tóm tắt thủ tục 270
11,6 khẳng định 270
11,7 vấn đề 271
12 hệ thống bổ sung thiết kế 275
12,1 nối tiếp-song song nhân 275
12.2 nhân song song 279
12,3 mạch nhân-tích lũy 285
12,4 bộ lọc kỹ thuật số 289
12,5 mạng thần kinh 294

301 12,6 vấn đề phụ lục một: các thiết bị logic lập trình 305
phụ lục b: Xilinx hướng dẫn isebmodelsim 317
phụ lục c: Altera Maxplus iibadvanced tổng hợp phần mềm

phụ lục hướng dẫn 329 d: Altera Quartus II hướng dẫn 343
phụ lục e: VHDL từ dành riêng 355

chỉ số thư mục 357 359

Kết quả (Việt) 2:

Tôi mạch thiết kế 1
1 giới thiệu 3
1.1 về VHDL 3
1.2 thiết kế dòng chảy 3
1.3 EDA cụ 4
2.2 dịch VHDL mã sang một mạch 5
2.4 thiết kế ví dụ 8
2 mã cấu trúc 13
đơn vị cơ bản VHDL 2.1 13
khai báo thư viện 3.5 13
3.7 thực thể 15
3.9 kiến trúc 17
4.0 giới thiệu ví dụ 17
4.2 vấn đề 22
3 dữ liệu loại 25
5.0 được xác định trước dữ liệu loại 25
5.1 xác định người sử dụng dữ liệu loại 28
3.3 Phân nhóm 29
5.5 mảng 30
5.7 Port mảng 33
5.8 ghi lại 35
6.0 ký và Unsigned loại dữ liệu 35
6.1 dữ liệu chuyển đổi 37
6.2 tóm tắt 38
3.10 thêm ví dụ 38
3,11 vấn đề 43
4 quốc gia sử dụng và các thuộc tính 47
nhà khai thác 6.6 47
6.7 thuộc tính 50
thuộc tính người dùng định nghĩa 7.0 52
7.1 nhà điều hành quá tải 53
7.2 chung 54
7.4 ví dụ 55
7.5 tóm tắt 60
7.8 vấn đề 61
5 đồng thời mã 65
5.1 Đồng thời so với tuần tự 65
vận hành bằng cách sử dụng 8.3 67
8.5 khi (đơn giản và đã chọn) 69
8.7 tạo 78
8.9 khối 81
9.0 vấn đề 84
6 tuần tự mã 91
9.8 quá trình 91
10.0 tín hiệu và biến 93
10.1 nếu 94
10.3 chờ đợi 97
10.5 trường hợp 100
10.6 LOOP 105
10.8 trường hợp so với nếu 112
11.0 trường hợp so với khi 113
xấu 11.1 chấm công 114
6,10 bằng cách sử dụng trình tự mã để thiết kế luận Mạch 118
6.11 Vấn đề 121
7 tín hiệu và biến 129
11.5 liên tục 129
11.6 tín hiệu 130
11.7 biến 131
11.9 tín hiệu so với biến 133
12.1 số đăng ký 140
12.3 vấn đề 151
8 trạng thái máy 159
13.1 giới thiệu 159
8.2 thiết kế theo phong cách #1 160
8.3 thiết kế theo phong cách #2 (lưu trữ đầu ra) 168
8.4 phong cách mã hóa: từ nhị phân để OneHot 181
8.5 vấn đề 183
9 bổ sung mạch thiết kế 187
14.7 thùng Shifter 187
9.2 Ký và Unsigned Comparators 191
14.9 mang gợn và thực hiện tìm kiếm trước Adders 194
15.1 Brouwer Division 198
9.5 máy bán hàng tự động điều khiển 202
15.4 dữ liệu nối tiếp nhận 208
15.6 song song và nối tiếp Converter 211
15.8 chơi với một màn hình hiển thị bảy đoạn 212
máy phát tín hiệu 15.9 217
9,10 bộ nhớ thiết kế 220
9,11 vấn đề 225
thiết kế hệ thống II 231
10 gói và thành phần 233
10.1 Giới thiệu 233
16.4 gói 234
16.5 thành phần 236
16.7 PORT đồ 244
16.9 chung đồ 244
17.1 vấn đề 251
11 chức năng và thủ tục 253
17.8 chức năng 253
vị trí chức năng 18.1 256
18.2 thủ tục 265
vị trí thủ tục 18.4 266
18.5 chức năng so với thủ tục tóm tắt 270
18.6 khẳng định 270
18.9 vấn đề 271
12 hệ thống bổ sung thiết kế 275
hệ số sê-ri-song song 19.4 275
12.2 Song song với hệ số 279
19.8 nhân tích lũy mạch 285
bộ lọc kỹ thuật số 19.9 289
mạng nơ-ron 20.1 294
20.3 vấn đề 301
phụ lục một: lập trình Logic thiết bị 305
phụ lục B: Xilinx ISEBModelSim hướng dẫn 317
phụ lục C: Altera MaxPlus IIBAdvanced tổng hợp phần mềm
hướng dẫn 329
phụ lục D: Altera Quartus II hướng dẫn 343
phụ lục E: VHDL dành riêng từ 355
Bibliography 357
chỉ số 359