The Watchdog Timer is clocked from

The Watchdog Timer is clocked from a separate On-chip Oscillator which runs at 1MHz. This is
the typical value at VCC = 5V. See characterization data for typical values at other VCC levels. By
controlling the Watchdog Timer prescaler, the Watchdog Reset interval can be adjusted as
shown in Table 22 on page 56. The WDR – Watchdog Reset – instruction resets the Watchdog
Timer. The Watchdog Timer is also reset when it is disabled and when a Chip Reset occurs.
Eight different clock cycle periods can be selected to determine the reset period. If the reset
period expires without another Watchdog Reset, the ATmega128 resets and executes from the
Reset Vector. For timing details on the Watchdog Reset, refer to page 53.
To prevent unintentional disabling of the Watchdog or unintentional change of time-out period, 3
different safety levels are selected by the Fuses M103C and WDTON as shown in Table 21.
Safety level 0 corresponds to the setting in ATmega103. There is no restriction on enabling the
WDT in any of the safety levels. Refer to “Timed Sequences for Changing the Configuration of
the Watchdog Timer” on page 57 for details.

Kết quả (Việt) 1:

Bộ đếm thời gian cơ quan giám sát tốc độ từ một dao động trên chip riêng biệt chạy lúc 1MHz. Điều này làgiá trị tiêu biểu tại VCC = 5V. Thấy đặc tính dữ liệu cho các giá trị tiêu biểu cấp VCC khác. Bởikiểm soát prescaler Watchdog bộ đếm thời gian, khoảng thời gian thiết lập lại cơ quan giám sát có thể được điều chỉnh như làHiển thị trong bảng 22 trên trang 56. WDR-Watchdog Reset-hướng dẫn Reset kiểmBộ đếm thời gian. Bộ đếm thời gian cơ quan giám sát cũng được đặt lại khi nó bị vô hiệu hoá và khi một Chip thiết lập lại xảy ra.Tám đồng hồ khác nhau chu kỳ thời gian có thể được chọn để xác định thời gian thiết lập lại. Nếu thiết lập lạikhoảng thời gian hết hạn mà không có một cơ quan giám sát thiết lập lại, ATmega128 đặt lại và thực hiện từ cácThiết lập lại các Vector. Để thời gian các chi tiết về thiết lập lại cơ quan giám sát, tham khảo trang 53.Để ngăn chặn không chủ ý vô hiệu hóa các cơ quan giám sát hoặc các thay đổi không chủ ý của khoảng thời gian chờ, 3mức độ an toàn khác nhau được lựa chọn bởi các cầu chì M103C và WDTON như thể hiện trong bảng 21.Mức độ an toàn 0 tương ứng với các thiết lập trong ATmega103. Có là không có giới hạn cho phép cácWDT trong bất kỳ mức độ an toàn. Tham khảo "hẹn giờ trình tự cho việc thay đổi cấu hình củabộ đếm thời gian cơ quan giám sát"trên trang 57 cho chi tiết.

Kết quả (Việt) 2:

Watchdog Timer được tốc độ từ một Oscillator On-chip riêng biệt mà chạy ở 1MHz. Đây là
những giá trị tiêu biểu tại VCC = 5V. Xem dữ liệu đặc trưng cho các giá trị tiêu biểu ở các cấp VCC khác. Bằng cách
kiểm soát các prescaler Watchdog Timer, khoảng Watchdog Đặt lại có thể được điều chỉnh như
thể hiện trong Bảng 22 trên trang 56. WDR - Watchdog Reset - hướng dẫn reset Watchdog
Timer. Watchdog Timer cũng được thiết lập lại khi nó bị vô hiệu hóa và khi Reset Chip xảy ra.
Tám giai đoạn chu kỳ đồng hồ khác nhau có thể được lựa chọn để xác định thời gian thiết lập lại. Nếu các thiết lập lại
thời gian đã hết mà khác Đặt lại Watchdog, ATmega128 reset và thực hiện từ
Đặt lại Vector. Đối với thời gian chi tiết về Reset Watchdog, hãy tham khảo trang 53.
Để ngăn chặn vô hiệu không chủ ý của Watchdog hoặc thay đổi chủ ý của khoảng thời gian nghỉ, 3
mức độ an toàn khác nhau được lựa chọn bởi các cầu chì M103C và WDTON như thể hiện trong Bảng 21.
Mức độ an toàn 0 tương ứng với các thiết lập trong Atmega103. Không có giới hạn trên cho phép
WDT trong bất kỳ mức độ an toàn. Tham khảo "Timed Sequences cho Thay đổi cấu hình của
Watchdog Timer" trên trang 57 để biết chi tiết.