V. CONCLUSIONWe have proposed a rep

V. CONCLUSION
We have proposed a replica cell biasing scheme that enables
the SRAM macro to minimize the cell leakage while keeping
cell data in the sleep mode. The cell leakage can always be
minimized regardless of the process fluctuations and the environmental
conditions by self tuning of the cell bias. A row decoder
circuit is also proposed to reduce both the off-leakages
and the gate-leakages in the row decoders, which dominate the
standby leakages in the peripheral circuits. A 90-nm 512-Kb
SRAM macro is fabricated to verify the proposed leakage reduction
techniques. With these techniques, 88% leakage reduction
in the sleep mode and 40% leakage reduction compared with the
conventional diode clamp scheme are realized.
ACKNOWLEDGMENT
The authors would like to thank T. Yabe and K. Seta for
useful discussions, H. Hara and T. Miyakawa for design support,
A. Nakayama for evaluation support, and S. Fujii and Y.
Watanabe for management support and encouragement.

Kết quả (Việt) 1:

V. KẾT LUẬNChúng tôi đã đề xuất một bản sao di động biasing đề án cho phépvĩ mô SRAM để giảm thiểu sự rò rỉ di động trong khi giữtế bào các dữ liệu ở chế độ ngủ. Rò rỉ điện luôn luôn có thểgiảm thiểu bất kể những biến động quá trình và các môi trườngđiều kiện bằng cách tự điều chỉnh của xu hướng di động. Một bộ giải mã hàngmạch cũng được đề xuất để giảm cả hai các off-dòvà cổng dò ở bộ giải mã hàng, thống trị cácchờ dò ở các mạch ngoại vi. 90-nm 512-KbSRAM vĩ mô được chế tạo để xác minh việc giảm rò rỉ được đề xuấtkỹ thuật. Với những kỹ thuật, giảm sự rò rỉ 88%trong giấc ngủ của chế độ và rò rỉ giảm 40% so với cácthông thường diode kẹp đề án được thực hiện.THỪA NHẬNCác tác giả muốn cảm ơn T. Yabe và K. Seta chocuộc thảo luận hữu ích, H. Hara và T. Miyakawa hỗ trợ thiết kế,A. Nakayama hỗ trợ đánh giá, và S. Fujii và Y.Watanabe hỗ trợ quản lý và khuyến khích.

Kết quả (Việt) 2:

V. KẾT LUẬN
Chúng tôi đã đề xuất một kế hoạch xu hướng di động sao cho phép
các vĩ mô SRAM để giảm thiểu sự rò di động trong khi vẫn giữ
dữ liệu di động ở chế độ ngủ. Việc rò rỉ tế bào luôn luôn có thể được
giảm thiểu bất kể sự biến động quá trình và môi trường
điều kiện bằng cách tự điều chỉnh của sự thiên vị của tế bào. Một bộ giải mã hàng
mạch cũng được đề xuất để giảm cả off-rò rỉ
và cổng-rò rỉ trong các bộ giải mã hàng, trong đó chiếm lĩnh
rò rỉ chờ trong mạch ngoại vi. Một 90-nm 512 Kb
SRAM vĩ mô được chế tạo để xác minh việc giảm rò rỉ đề xuất
kỹ thuật. Với những kỹ thuật, 88% giảm rò rỉ
trong chế độ ngủ và giảm rò rỉ 40% so với
kế hoạch diode kẹp thông thường được thực hiện.
Xác Nhận
Các tác giả xin cảm ơn T. Yabe và K. Seta cho
các cuộc thảo luận hữu ích, H. Hara và T . Miyakawa hỗ trợ thiết kế,
A. Nakayama cho hỗ trợ đánh giá, và S. Fujii và Y.
Watanabe cho hỗ trợ quản lý và khuyến khích.