3. Transmission reliability: A modu

3. Transmission reliability: A modulation technique should be able to offer a minimum acceptable error rate in adverse conditions as well as show resistance to the multipath-induced ISI and variations in the data signal DC component [6]. A long absence of ‘0 to 1’ transition may be problematic as the clock recovery by a digital phase-locked loop (DPLL) might not be fea-


sible [7]. Moreover, multiple consecutive high pulses should be avoided, since the resulting signal would be distorted by the high-pass filter (HPF) in the receiver [8]. In addition, the modulation technique should be resistant to a number of factors such as the phase jitter due to variations of the signal power, pulse extensions due to diffusion component larger time constant and pulse distortion due to near-field signal clipping [4,6].

Kết quả (Việt) 1:

3. truyền tin cậy: một kỹ thuật điều chế nên có thể cung cấp một tỷ lệ tối thiểu chấp nhận được lỗi trong điều kiện bất lợi, cũng như hiển thị sức đề kháng cho gây ra đa ISI và các biến thể trong các dữ liệu tín hiệu DC thành phần [6]. Một sự vắng mặt dài của '0 1' quá trình chuyển đổi có thể có vấn đề như phục hồi đồng hồ bởi một kỹ thuật số khóa pha loop (DPLL) có thể không là fea-


Fremont [7]. Hơn nữa, nhiều xung liên tiếp cao nên tránh, kể từ khi các tín hiệu quả nào được bị bóp méo bởi bộ lọc cao pass (HPF) trong nhận [8]. Ngoài ra, các kỹ thuật điều chế nên được kháng với một số yếu tố như jitter giai đoạn do các biến thể của tín hiệu điện, xung mở rộng do khuếch tán thành phần lớn thời gian liên tục và xung biến dạng do gần lĩnh vực tín hiệu clipping [4,6].

Kết quả (Việt) 2:

. 3 độ tin cậy truyền: Một kỹ thuật điều chế sẽ có thể cung cấp một tỷ lệ lỗi chấp nhận được tối thiểu trong điều kiện bất lợi cũng như sức đề kháng hiển thị cho ISI và các biến thể trong các dữ liệu đa gây ra tín hiệu thành phần DC [6]. Một sự vắng mặt dài của '0 đến 1 'quá trình chuyển đổi có thể có vấn đề như sự phục hồi đồng hồ bởi một giai đoạn bị khóa vòng lặp kỹ thuật số (DPLL) có thể không được FEA- sible [7]. Hơn nữa, nhiều xung cao liên tiếp nên tránh, vì tín hiệu kết quả sẽ bị bóp méo bởi các cao qua bộ lọc (HPF) trong nhận [8]. Ngoài ra, các kỹ thuật điều chế nên đề kháng với một số yếu tố như jitter giai đoạn do những biến động về sức mạnh tín hiệu, mở rộng xung do thành phần khuếch tán thời gian lớn hơn liên tục và biến dạng do xung tín hiệu gần như lĩnh vực cắt [4,6 ].